微型计算机原理与接口技术(冯博琴第2版)第2章

1、1第第2 2章章微处理器与总线2主要内容：主要内容：n微处理器的一般构成及工作原理；微处理器的一般构成及工作原理；n80888088微处理器的特点、引脚及结构；微处理器的特点、引脚及结构；n总线的一般概念；总线的一般概念；32.1 微型机概述微型机概述n1.1.微处理器的功能微处理器的功能n2.2.微处理器的基本组成微处理器的基本组成41.1.微处理器的功能微处理器的功能n是计算机系统的核心是计算机系统的核心n根据指令实现各种相应的运算根据指令实现各种相应的运算n实现数据的暂存实现数据的暂存n实现与存储器和接口的信息通信实现与存储器和接口的信息通信n .人们人们常说的常说的8位、位、16位、位

2、、32位位是指是指CPU内部操作时的数据位数（取决于内部寄存器、内部内部操作时的数据位数（取决于内部寄存器、内部数据总线的位数），也就是数据总线的位数），也就是CPU能一次进行多长数据的能一次进行多长数据的运算。运算。52.2.微处理器的一般构成微处理器的一般构成n运算器运算器n控制器控制器n寄存器组寄存器组n运算器运算器uALUu内部寄存器组内部寄存器组u内部总线内部总线n控制器控制器注意：问的形式（注意：问的形式（2or3个空）个空）62.1.1 2.1.1 运算器运算器n运算器运算器uALUu内部寄存器组内部寄存器组u内部总线内部总线加法器加法器逻辑运算逻辑运算功能部件功能部件AB进位进

3、位控制控制信号信号输入输入运算结果运算结果逻辑运算结果逻辑运算结果72.1.1 2.1.1 运算器运算器111111)()( iiiiiiiiiiiiiiiiiiiiiiiiiCBABACBABABACBACBACBACBACn运算器运算器(1位加法位加法)uSi=Ai+Bi+Ci-1uCi-1为低位进位为低位进位uCi为向更高位进位为向更高位进位1位全加器可以表示位全加器可以表示为以下逻辑：为以下逻辑：AiBiCi-1SiCi0000001010100101100100110011011010111111真值表真值表11111 iiiiiiiiiiiiiiiiCBACBACBACBACBAS

4、82.1.1 2.1.1 运算器运算器n运算器运算器为简化电路，还可以变形为：为简化电路，还可以变形为：11)(iiiiiiiiiiCBABACCBASFAiSiCi-1AiBiCi92.1.1 2.1.1 运算器运算器n位全加器可以表示为以下逻辑：位全加器可以表示为以下逻辑：FAn FAn-1FA1FA0 FAn-2CnSnCn-1Sn-1Cn-2Sn-2C1S1C0S0C-1A0B0A1B1An-2Bn-2An-1Bn-1AnBn011011011SSSSBBBBAAAAnnnnnn Cn+1C-1102.1.1 2.1.1 运算器运算器n总线总线 P37u单总线（最简单）单总线（最简单）

5、u双总线双总线u三总线（最快）三总线（最快）ALUAiBi寄存寄存器组器组BUS单总线结构单总线结构112.1.2 2.1.2 控制器控制器n控制器控制器u（1）指令控制）指令控制 例如指令执行次序：顺序、跳转等例如指令执行次序：顺序、跳转等u（2）时序控制）时序控制 指令的执行是一系列动作的组合，在时钟信号严指令的执行是一系列动作的组合，在时钟信号严格控制下，来执行这些动作。格控制下，来执行这些动作。如下是如下是取指令取指令过程过程： T1: PC-MAR,1-R T2: M(MAR)MDR, T3:MDR-IR122.1.2 2.1.2 控制器控制器n控制器控制器（3）操作控制：根据指令内

6、容，在指令周期内的各）操作控制：根据指令内容，在指令周期内的各节拍发出各种节拍发出各种控制命令控制命令。微微操操作作控控制制程序计数器程序计数器时序逻辑时序逻辑地址加法器地址加法器指令寄存器指令寄存器指令译码指令译码存存储储器器各各微微操操作作信信号号132.1.2 2.1.2 控制器控制器程序机器指令机器指令1机器指令机器指令2机器指令机器指令i机器指令机器指令n.微操作命令微操作命令2微操作命令微操作命令1微操作命令微操作命令i微操作命令微操作命令n.微程序微程序微指令微指令1微指令微指令m.n了解：指令、微操作、微指令了解：指令、微操作、微指令142.1.2 2.1.2 控制器控制器一、

7、取指周期一、取指周期PC MAR 地址线地址线1 RM ( MAR ) MDRMDR IR( PC ) + 1 PCMDRCUMARPCIR存储器存储器CPU地址总线地址总线数据总线数据总线控制总线控制总线IR+1 R152.2 80882.2 8088/8086/8086微处理器微处理器n8088/8086CPU的特点的特点n8088CPU外部引线及功能外部引线及功能；n8088CPU的内部结构和特点；的内部结构和特点；n各内部寄存器的功能各内部寄存器的功能；n8088的工作时序。的工作时序。主要内容：主要内容：162.2 80882.2 8088/8086/8086微处理器微处理器n808

8、8和和8086u区别：区别：8088是准是准16位位8088内部是内部是16位，外部与存储器、位，外部与存储器、I/O的数据的数据总线为总线为8位位而而8086内外都是内外都是16位位另外有个别细微不同另外有个别细微不同u相同：相同：其他基本完全相同，为其中一个写的程序可以不加其他基本完全相同，为其中一个写的程序可以不加修改的运行在另一个修改的运行在另一个CPU以后没有特别指出，二者均适用以后没有特别指出，二者均适用172.2.1 2.2.1 8088/8086CPU的特点的特点 指令执行的一般过程：指令执行的一般过程：P40指令译码指令译码取指令取指令读取操作数读取操作数执行指令执行指令存放

9、结果存放结果18n串行工作方式：串行工作方式： 控制器控制器和和运算器运算器交替工作，按顺序完成交替工作，按顺序完成 上述指令执行过程。上述指令执行过程。n并行工作方式并行工作方式(8088采用采用) 运算器和控制器可同时工作。运算器和控制器可同时工作。2.2.1 2.2.1 8088/8086CPU的特点的特点1 1、8088/80868088/8086的指令流水线的指令流水线19串行工作方式串行工作方式n80888088指令的执行过程，分配给指令的执行过程，分配给CPUCPU两个独立两个独立部件部件u总线接口单元总线接口单元BIUBIU：取指令、取操作数、存结果：取指令、取操作数、存结果u

10、执行单元执行单元EUEU：分析指令、执行指令：分析指令、执行指令n80888088以前的以前的CPUCPU采用采用串行工作串行工作方式：方式：CPUBUS忙碌忙碌忙碌忙碌取指令取指令1分析分析指令指令1执行执行指令指令1取指令取指令2执行执行指令指令2分析分析指令指令220并行工作方式并行工作方式n80888088CPUCPU采用并行工作方式：采用并行工作方式：CPUBUS取指令取指令1分析分析指令指令1取指令取指令2执行执行指令指令1分析分析指令指令2取指令取指令3执行执行指令指令3执行执行指令指令2分析分析指令指令3忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌忙碌21例如例如：把一条指令细分为：把

11、一条指令细分为：取指令、译码、取操作数、取指令、译码、取操作数、执行执行的话，如果每个子过程需要的话，如果每个子过程需要t，那么顺序执行则那么顺序执行则需要需要4t，但是如果组成如图所示的流水线，则每个但是如果组成如图所示的流水线，则每个t都有一条指令执行完毕都有一条指令执行完毕.T 4t+(n-1)t并行工作方式并行工作方式222.2.1 2.2.1 8088/8086 8088/8086 CPUCPU的特点的特点2.对内存空间实行对内存空间实行分段管理分段管理 8088/8086CPU内寄存器都是内寄存器都是16位，最多能产生位，最多能产生64K个地址，为提高内存容量（超过个地址，为提高内

12、存容量（超过64K，到达，到达1MB），采），采用分段管理的方法。具体后面讲述用分段管理的方法。具体后面讲述.3.支持支持多处理器系统多处理器系统u最小模式（单处理器）最小模式（单处理器）u最大模式（多处理器）最大模式（多处理器）232.2.2 8088CPU2.2.2 8088CPU的两种工作模式的两种工作模式n8088可工作于两种模式下可工作于两种模式下u 最小模式最小模式最小模式为最小模式为单处理器单处理器模式，控制信号较少，一般模式，控制信号较少，一般可不必接总线控制器。可不必接总线控制器。u 最大模式最大模式最大模式为最大模式为多处理器多处理器模式，控制信号较多，须通模式，控制信号较

13、多，须通过总线控制器与总线相连。过总线控制器与总线相连。两个或多个微处理器（两个或多个微处理器（主处理器主处理器、协处理器协处理器）24最大模式多处理机最大模式多处理机n两个或多个微处理器两个或多个微处理器u输入输出协处理器输入输出协处理器8089u数值运算协处理器数值运算协处理器8087（用（用硬件硬件的方法进行数值运算）的方法进行数值运算） !x9!x7!x5!x3xx9753sin0, 1, 2,)()(21nyn xynx yn = =25n两种模式的选择：两种模式的选择：uMN/MXMN/MX端状态决定（端状态决定（MIN/MAXMIN/MAX）。）。uMN/MX=0MN/MX=0工

14、作于最大模式，工作于最大模式，uMN/MX=1MN/MX=1工作于最小模式工作于最小模式2.2.2 8088CPU2.2.2 8088CPU的两种工作模式的两种工作模式26最小模式下的连接示意图最小模式下的连接示意图8088CPU控制总线控制总线数据总线数据总线地址总线地址总线地址地址锁存锁存数据数据收发收发ALE时钟发时钟发生生 器器P87图图2-3827最小模式下的连接示意图最小模式下的连接示意图最小模式最小模式P87图图2-3828最大模式下的连接示意图最大模式下的连接示意图8088CPU控制总线控制总线数据总线数据总线地址总线地址总线地址地址锁存锁存数据数据收发收发ALE时钟发时钟发生

15、生 器器总总 线线控制器控制器29最大模式下的连接示意图最大模式下的连接示意图最大模式最大模式P88图图2-39302.2.2 2.2.2 80888088CPUCPU的引线及功能的引线及功能n引脚定义的方法可大致分为引脚定义的方法可大致分为：u每个引脚只传送一种信息（每个引脚只传送一种信息（RDRD等）；等）；u引脚电平的高低不同的信号（引脚电平的高低不同的信号（IO/M IO/M 等）；等）；uCPUCPU工作不同方式有不同名称和定义（工作不同方式有不同名称和定义（WR/LOCK WR/LOCK 等）；等）；u分时复用分时复用引脚（引脚（ADAD7 7ADAD0 0 等）等） ；u引脚的输

16、入和输出分别传送不同的信息（引脚的输入和输出分别传送不同的信息（RQ/GTRQ/GT）31最小模式下的引线最小模式下的引线n地址线和数据线：地址线和数据线：uADAD7 7-AD-AD0 0：低低8 8位位地址和数据地址和数据信号信号分时复用。分时复用。在传在传送地址信号时为单向，传送数据信号时为双向。送地址信号时为单向，传送数据信号时为双向。uA A1919-A-A1616：高高4 4位地址信号，分时复用。位地址信号，分时复用。uA A1515-A-A8 8 ：输出输出8 8位地址信号。位地址信号。32最小模式下的引线最小模式下的引线n主要的控制和状态信号：主要的控制和状态信号：uWRWR：

17、 写信号；写信号；uRDRD： 读信号；读信号；uIO/MIO/M：为为“0”“0”表示访问内存，为表示访问内存，为“1” “1” 访问接口；访问接口；uDENDEN： 低电平有效时，允许进行读低电平有效时，允许进行读/ /写操作；写操作；uREADYREADY：与与 TEST TEST 配合，配合，P52P52uDT/R: DT/R: 数据传送方向数据传送方向uALEALE： 地址锁存信号地址锁存信号。uSSSS0 0：系统状态输出，与：系统状态输出，与DT/RDT/R、 IO/MIO/M 配合，附录配合，附录B.1B.1n 例例：当：当SSSS0 0=0=0 WR=1WR=1，RD=0RD

18、=0，IO/M=0IO/M=0时时u表示表示CPUCPU当前正在进行当前正在进行读存储器读存储器操作操作33最小模式下的引线最小模式下的引线n主要的控制和状态信号：主要的控制和状态信号：u INTR：可屏蔽中断请求输入端可屏蔽中断请求输入端u NMI：非屏蔽中断请求输入端非屏蔽中断请求输入端u INTA：中断响应输出端中断响应输出端34最小模式下的引线最小模式下的引线n总线保持信号总线保持信号uHOLD：总线保持请求信号输入端。当总线保持请求信号输入端。当CPU 以外的其他设备要求占用总线时，以外的其他设备要求占用总线时， 通过该引脚向通过该引脚向CPU发出请求。发出请求。uHLDA：总线保持

19、响应信号输出端。总线保持响应信号输出端。CPU对对 HOLD信号信号的响应信号。的响应信号。35最小模式下的引线最小模式下的引线nCLK: 时钟时钟 ，8088的的4.77MHznVcc： 5V电源电源nGND：地：地n复位复位REST36最小模式下的引线最小模式下的引线n实际系统还要注意：实际系统还要注意：u所有信号都是所有信号都是8088直接产生，若直接产生，若CPU的的驱动能力驱动能力不够，不够，可以加总线驱动器可以加总线驱动器74LS244。驱动理解驱动理解37n 主要区别：主要区别：u1. S2#、S1#、S0# 总线状态信号，不同的组合经总线状态信号，不同的组合经总线控制器总线控制

20、器8288输出不同的控制命令，附录输出不同的控制命令，附录B.2u2. 最小模式的总线请求应答最小模式的总线请求应答HOLD/HLDA。在最大。在最大模式下为：模式下为：RQ/GT1和和RQ/GT0u3. LOCK : 总线封锁，不允许其后指令使用总线，总线封锁，不允许其后指令使用总线，防止中断感染，通常与指令防止中断感染，通常与指令LOCK产生，产生，u4. QS1,QS2 指令队列输出，附录指令队列输出，附录B.3n 基本类似最小模式基本类似最小模式最大模式下的引线最大模式下的引线38n 主要区别：主要区别：u5. HIGH(最小模式为最小模式为SS0)时钟为高电平时钟为高电平u6.最小模

21、式下的最小模式下的RD WR IO/M 的功能由的功能由IOR、IOW、MEMR、MEMWP88图图2-39最大模式下的引线最大模式下的引线392.2.3 2.2.3 80888088CPUCPU的功能结构的功能结构n1.8088内部结构：内部结构：u 1)总线接口单元（总线接口单元（BIU）u 2) 执行单元（执行单元（EU）401 1) )总线接口部件总线接口部件BIUBIUn总线接口单元总线接口单元BIU功能功能：u负责与内存或输入负责与内存或输入/输出接口之间的输出接口之间的数据传送数据传送u从内存中取指令到从内存中取指令到指令预取指令预取队列队列u在执行转移程序时，在执行转移程序时，

22、BIU使指令预取队列复位，使指令预取队列复位，从指定的新地址取指令，并立即传给执行单元从指定的新地址取指令，并立即传给执行单元执行。执行。411 1) )总线接口部件总线接口部件BIUBIU总线接口部件总线接口部件BIU负责与存储器、负责与存储器、I/O端口传端口传送数据送数据 ，由下列，由下列4部分组成：部分组成： 4 4个个段地址寄存器段地址寄存器（CSCS、DSDS、ESES、SSSS） 16 16位的位的指令指针寄存器指令指针寄存器 IP(InstructionIP(Instruction Pointer) Pointer) 20 20位的位的地址加法器地址加法器 4字节的字节的指令队

23、列缓冲器指令队列缓冲器42n指令预取队列指令预取队列的存在使的存在使EU和和BIU两个部分可同时进两个部分可同时进行工作，从而行工作，从而n提高了提高了CPU的效率；的效率；n降低了对降低了对存储器存储器存存 取速度的要求取速度的要求结论结论:1 1) )总线接口部件总线接口部件BIUBIU432) 2) 执行部件执行部件EUEU执行部件负责指令的执行执行部件负责指令的执行 ，由下列，由下列4部分组成部分组成： 4 4个个通用寄存器通用寄存器，即，即AXAX、BXBX、CXCX、DXDX； 4 4个个专用寄存器专用寄存器，即，即 基数指针寄存器基数指针寄存器BPBP（basebase poin

24、ter pointer） 堆栈指针寄存器堆栈指针寄存器SP(stackSP(stack pointer) pointer) 源变址寄存器源变址寄存器SI(sourceSI(source index) index) 目的变址寄存器目的变址寄存器DI(destinationDI(destination index) index)； 算术逻辑部件算术逻辑部件ALUALU(arithmetic logic unit) 标志寄存器标志寄存器44nP45图图2-8n含含14个个16位寄存器，按功能可分为三类位寄存器，按功能可分为三类u1) 通用寄存器通用寄存器(8个个)u2) 段寄存器段寄存器(4个个)u

25、3) 控制寄存器控制寄存器(2个个)深入理解深入理解：每个寄存器中数据的含义：每个寄存器中数据的含义2. 80882. 8088的内部寄存器的内部寄存器下一节下一节451 1）通用寄存器）通用寄存器n(1)数据寄存器数据寄存器（AX，BX，CX，DX）n(2)地址指针寄存器地址指针寄存器（SP，BP）n(3)变址寄存器变址寄存器（SI，DI）返回返回46(1)(1)数据寄存器数据寄存器n8088含含4个个16位数据寄存器，它们又可位数据寄存器，它们又可分为分为8个个8位寄存器，即：位寄存器，即：uAXuBXuCXuDXAH，ALCH，CLBH，BLDH，DL47(1)(1)数据寄存器数据寄存器

26、-习惯用法习惯用法nAX：累加器累加器 所有所有I/O指令都通过指令都通过AX与接口传送信息，中间运算结果与接口传送信息，中间运算结果也多放于也多放于AX中；中；nBX：基址寄存器基址寄存器 在间接寻址中用于存放基地址；在间接寻址中用于存放基地址；nCX：计数寄存器计数寄存器 用于在循环或串操作指令中存放计数值；用于在循环或串操作指令中存放计数值；nDX：数据寄存器数据寄存器 在间接寻址的在间接寻址的I/O指令中存放指令中存放I/O端口地址；在端口地址；在32位乘除位乘除法运算时，存放高法运算时，存放高16位数。位数。返回返回48(2(2）地址指针寄存器）地址指针寄存器nSP：堆栈堆栈指针寄存

27、器指针寄存器 其内容为栈顶的偏移地址；其内容为栈顶的偏移地址；nBP：基址指针基址指针寄存器寄存器 常用于在访问内存时存放内存单元的常用于在访问内存时存放内存单元的偏移地址。偏移地址。nBX与与BP在应用上的区别在应用上的区别u作为通用寄存器，二者均可用于存放数据；作为通用寄存器，二者均可用于存放数据；u作为基址寄存器，用作为基址寄存器，用BX表示所寻找的数据在数据段；表示所寻找的数据在数据段；用用BP则表示数据在则表示数据在堆栈段堆栈段(特别注意特别注意)。返回返回49(3)(3)变址寄存器变址寄存器SI DISI DInSI：源变址寄存器源变址寄存器nDI：目标变址寄存器目标变址寄存器n变

28、址寄存器常用于指令的间接寻址或变址寻址。变址寄存器常用于指令的间接寻址或变址寻址。特别是特别是在串操作指令中在串操作指令中u用用SI存放源操作数的偏移地址，存放源操作数的偏移地址，u而用而用DI存放目标操作数的偏移地址。存放目标操作数的偏移地址。返回返回50 CS：代码段代码段寄存器：寄存器： DS：数据段数据段寄存器寄存器 ES：附加段附加段寄存器寄存器 SS：堆栈段堆栈段寄存器：寄存器：存放存放操作数操作数代码段存放代码段存放指令代码指令代码指示指示堆栈堆栈区域的位置区域的位置 用于存放相应用于存放相应逻辑段逻辑段的的段基地址段基地址2 2）段寄存器）段寄存器2. 80882. 8088的

29、内部寄存器的内部寄存器返回返回51nIP：指令指针寄存器指令指针寄存器，u其内容为下一条要执行指令的偏移地址其内容为下一条要执行指令的偏移地址nFLAGS：标志寄存器标志寄存器 u存放运算结果的特征存放运算结果的特征 3) 3) 控制寄存器控制寄存器2. 80882. 8088的内部寄存器的内部寄存器52根据功能，根据功能，8088088 8的标志可以分为两类：的标志可以分为两类：15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 015 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0OFOFDFDFIFIFTFTFSFSFZFZFAFAFPFPFCF

30、CF 1.状态标志状态标志 符号标志符号标志SF(sign flag ) 零标志零标志ZF(zero flag) 奇偶标志奇偶标志PF(parity flag) 进位标志进位标志CF(carry flag) 辅助进位标志辅助进位标志AF(auxiliary carry flag) 溢出标志溢出标志OF(overflow flag2.控制标志控制标志 方向标志方向标志DF(direction flag) 中断允许标志中断允许标志IF(interrupt enable flag) 跟踪标志跟踪标志TF(trap flag)又称为单步标志又称为单步标志返回返回532.2.4 8088/80862.2

31、.4 8088/8086的存储器组织的存储器组织1.物理地址物理地址与与逻辑地址逻辑地址 8088/8086有有20条地址线，如此条地址线，如此220=1MB的的地址空间，其中任何一个单元都要地址空间，其中任何一个单元都要20为地址来表为地址来表示，称为示，称为物理地址物理地址。 但实际但实际8088/8086的寄存器的寄存器16位，无法直接位，无法直接表示表示20位地址，那位地址，那如何解决呢？如何解决呢？答案：答案：分段管理分段管理542.2.4 8088/80862.2.4 8088/8086的存储器组织的存储器组织0 0 0 0段基地址段基地址（16位）位）段首地址段首地址 1904段

32、首的偏移段首的偏移地址：地址：0000H分段管理分段管理:具体的是将具体的是将1MB空间分成若干个空间分成若干个64K（216=64K）的段，然后用的段，然后用段基地址段基地址和和段内偏移地址段内偏移地址来表示实际的来表示实际的物理地址。物理地址。逻辑地址段基地址：段内偏移地址逻辑地址段基地址：段内偏移地址552.2.4 8088/80862.2.4 8088/8086的存储器组织的存储器组织n逻辑地址逻辑地址与与物理地址物理地址关系关系(P44/47)0 0 0 0段首地址段首地址 1904 偏移地址偏移地址+物物理理地地址址n注意理解：注意理解：段基地址段基地址与与段首地址区别段首地址区别

33、: 段首地址段基地址段首地址段基地址16段基地址段基地址562.2.4 8088/80862.2.4 8088/8086的存储器组织的存储器组织逻辑地址逻辑地址与与物理地址物理地址关系关系:物理地址物理地址段基地址段基地址16+段内偏移地址段内偏移地址或者或者物理地址物理地址段基地址段基地址4+段内偏移地址段内偏移地址例如：例如：逻辑地址逻辑地址3A00H:12FBH的的 物理地址物理地址3B2FBH (20位位)说明说明：段基地址和段内偏移地址都：段基地址和段内偏移地址都16位位57n段基地址段基地址 =6000Hn段首地址段首地址n偏移地址偏移地址n物理地址物理地址数数据据段段60009H

34、00H12H60000H0009H 数据数据X的的逻辑地址逻辑地址为为6000:00092.2.4 8088/80862.2.4 8088/8086的存储器组织的存储器组织582 2、段寄存器使用、段寄存器使用nP47 表表2-3序号序号访问类型访问类型默认段寄存器默认段寄存器可重设可重设段内偏移地址段内偏移地址1取指令取指令CS无无IP2堆栈堆栈SS 无无SP3串操作源串操作源DSES、DSSI4串操作目的串操作目的ES无无DI5BP做基址做基址SSES、DS寻找方式得有效地址寻找方式得有效地址6一般数据存取一般数据存取DSES、DS寻找方式得有效地址寻找方式得有效地址表表2 23 8088

35、/80863 8088/8086的的段寄存器段寄存器使用约定使用约定（掌握）（掌握）593. 3. 例题例题n已知已知 CS=1055H， DS=250AH ES=2EF0H SS=8FF0H 某操作数在某操作数在DS段，偏移地址段，偏移地址=0204H，n画出各段在内存中的分布、段首地址及操作数画出各段在内存中的分布、段首地址及操作数的物理地址。的物理地址。60例题解答例题解答n已知已知 CS=1055H， DS=250AH ES=2EF0H SS=8FF0Hn操作数操作数(DS段段)的物理地址为：的物理地址为：u 250AH 16+ 0204 H = 252A4HnDS段首地址段首地址u2

36、50AH 16+0000H = 250A0HnDS段尾地址段尾地址u250AH 16+FFFFH = 3509FH10550H250A0H2EF00H8FF00HCSDSESSS 61段管理方式：推论段管理方式：推论n段可重叠段可重叠n段可浮动段可浮动：u如此程序可以浮动装配。如此程序可以浮动装配。u程序在计算机内的地址位程序在计算机内的地址位置可根据主存的实际使用置可根据主存的实际使用情况而变化的。情况而变化的。10550H250A0H2EF00H8FF00HCSDSESSS 622.2.5 8088/8088CPU2.2.5 8088/8088CPU的工作时序的工作时序n时序的概念：时序的

37、概念： CPU各引脚信号在时间上的关系（次序），有两种粒度：各引脚信号在时间上的关系（次序），有两种粒度： u时钟周期：时钟周期： 时钟脉冲的周期，时钟脉冲的周期，CPUCPU就是安时钟一步一步的在操作，就是安时钟一步一步的在操作，时钟越快，时钟越快，CPUCPU速度越快。速度越快。日常说的日常说的“主频主频”就是时钟的倒数就是时钟的倒数u总线周期总线周期： CPU完成一次访问内存（或接口）完成一次访问内存（或接口） 操作所需要的时间。操作所需要的时间。u一个总线周期一个总线周期 少包括少包括4个时钟周期。个时钟周期。632.2.5 8088/8088CPU2.2.5 8088/8088CPU

38、的工作时序的工作时序 T1状态，发地址信息状态，发地址信息 T2状态，总线的高状态，总线的高4位输出状态位输出状态,读写等控制信号读写等控制信号 T3状态，高状态，高4位保持状态信息，低位保持状态信息，低16位数据位数据 T3之后，可能插入之后，可能插入TW 在在T4状态，结束。状态，结束。典型的典型的8088总线周期序列：总线周期序列：64(1) (1) 最小方式下的总线读操作最小方式下的总线读操作65(2) (2) 最小方式下的总线写操作最小方式下的总线写操作66小结小结1 1：n8086CPU有有20条地址线，（条地址线，（P47）n最大寻址最大寻址2201MB 物理地址从物理地址从00

39、000HFFFFFH。n8086CPU将将1MB空间分成许多逻辑空间分成许多逻辑段段（Segment），u每个段最大限制为每个段最大限制为64KB，分段后在用户编程时，采用分段后在用户编程时，采用逻辑地址，形式为逻辑地址，形式为段地址段地址 : 段内偏移地址段内偏移地址u将逻辑地址中的将逻辑地址中的段地址段地址左移左移4位位(即在段地址的末尾加即在段地址的末尾加4位位0)，加上加上偏移地址偏移地址就就得得到到20位物理地址位物理地址。u例如例如: 逻辑地址逻辑地址“1460H:100H” = 物理地址物理地址14700H67n8088有有4个个16位段寄存器：位段寄存器：uCS（代码段寄存器）

40、指明代码段寄存器）指明代码段代码段的起始地址的起始地址uSS（堆栈段寄存器）指明堆栈段寄存器）指明堆栈段堆栈段的起始地址的起始地址uDS（数据段寄存器）指明数据段寄存器）指明数据段数据段的起始地址的起始地址uES（附加段寄存器）指明附加段寄存器）指明附加段附加段的起始地址的起始地址n每个段寄存器用来确定一个段的起始地址，每个段寄存器用来确定一个段的起始地址，n每种段均有各自的用途。每种段均有各自的用途。小结小结2 2：68小结小结3 3：692.2.3 3 8038680386微处理器微处理器n3232位结构位结构（寄存器、数据地址总线（寄存器、数据地址总线），），2 232324GB4GBn

41、片内集成片内集成存储管理部件存储管理部件MMUMMU，支持虚拟存储，可达支持虚拟存储，可达6464T(2T(24646),),支持多任务。支持多任务。n具有具有三种工作三种工作方式方式: : 实地址、保护方式、虚拟实地址、保护方式、虚拟80868086方式方式。70n寻址、存储器管理、中断和寻址、存储器管理、中断和8086一样一样n操作数默认操作数默认16位位n存储器容量最大为存储器容量最大为1MB，采用分段方式，每段采用分段方式，每段大小固定为大小固定为64KB。n保留两个固定区域保留两个固定区域nFFF0HFFFFFH;00000H003FFHnP42 实地址实地址是是80386加电初始化

42、，为保护模式做准加电初始化，为保护模式做准备用的。在实地址模式下类似备用的。在实地址模式下类似8086：1. 1. 实地址方式实地址方式71n保护方式保护方式是是80386最常用的方式，开机复位后经实最常用的方式，开机复位后经实地址方式完成初始化后，就进入到地址方式完成初始化后，就进入到保护方式保护方式。u可直接访问可直接访问4GB(232)地址空间，用户逻辑空间地址空间，用户逻辑空间可达可达64TB(246)存储器用存储器用逻辑地址逻辑地址空间、空间、线性地址线性地址空间和空间和物物理地址理地址空间三种方式来描述空间三种方式来描述P58 图图2-18u支持多任务，兼容支持多任务，兼容8088

43、/8086/80286软件软件u既能进行既能进行16位运算，也能进行位运算，也能进行32位运算。位运算。2. 2. 保护虚地址方式保护虚地址方式722. 2. 保护虚地址方式保护虚地址方式n虚拟存储器虚拟存储器u将将速度快速度快、容量小的、容量小的主存主存和速度慢、容量大的和速度慢、容量大的外存外存，有，有机结合起来，使得从程序员角度看，系统似乎有一个容机结合起来，使得从程序员角度看，系统似乎有一个容量非常大（最大量非常大（最大64TB）、速度也相当快的）、速度也相当快的“主存主存”，称为称为虚拟存储器虚拟存储器。MMU分段部件分段部件SU面向程序员，将面向程序员，将逻辑地址逻辑地址转化为转化

44、为线性地址线性地址。分页部件分页部件PU将将线性地址线性地址转化为转化为物理地址物理地址。73n可以执行可以执行8086的应用程序的应用程序n段寄存器和实地址方式一样段寄存器和实地址方式一样n寻址空间为寻址空间为1MB，将将1MB分为分为256页面，每页面，每个页面个页面4KB。n在在80386的的多任务系统多任务系统中，可以将一个或多个中，可以将一个或多个任务使用虚拟任务使用虚拟8086方式，各个任务的地址空方式，各个任务的地址空间都是间都是1MB，并且互相不干扰。并且互相不干扰。 虚拟虚拟8086方式方式是是80386通过软件模拟通过软件模拟8086方式。方式。3. 3. 虚拟虚拟8086

45、8086方式方式742.2.5 5 总线总线n主要内容主要内容u总线的基本概念和分类；总线的基本概念和分类；u总线的工作方式；总线的工作方式；u常用系统总线标准常用系统总线标准。752 2.5.1 .5.1 概述概述n总线概念：总线概念： 是是一组导线一组导线和相关的控制、驱动电路和相关的控制、驱动电路的的集合。是计算集合。是计算机系统各部件之间传输地址、数据和控制信息机系统各部件之间传输地址、数据和控制信息的的通道。通道。n总线特点总线特点u便于模块化设计便于模块化设计u标准总线可以得到多个厂家支持，便于软硬件兼容标准总线可以得到多个厂家支持，便于软硬件兼容u便于系统扩充升级便于系统扩充升级

46、u便于故障诊断和维修便于故障诊断和维修1. 总线概念：总线概念：762 2.5.1 .5.1 概述概述2. 总线分类：总线分类：1）按）按传输信息传输信息类型分类型分u 地址总线地址总线ABu 数据总线数据总线DBu 控制总线控制总线CB772 2.5.1 .5.1 概述概述2）按总线的）按总线的层次结构层次结构划分划分u 前端总线前端总线/CPU总线总线 CPU引脚引出的，用来连接引脚引出的，用来连接CPU与存储器、与存储器、I/O接口、接口、控制芯片组等连线，与处理器相关，没有同一标准。控制芯片组等连线，与处理器相关，没有同一标准。u 系统总线系统总线主机与外围设备的连线，主机板上称为主机

47、与外围设备的连线，主机板上称为ISA、PCI总线等，总线等，系统总线有同一标准。系统总线有同一标准。u 外设总线外设总线计算机与外部设备的连线，也是一种外设接口标准，如计算机与外部设备的连线，也是一种外设接口标准，如IDE、USB、RS232、RS485、IrA(红外红外)、蓝牙等、蓝牙等782 2.5.1 .5.1 概述概述2）按总线的）按总线的层次结构层次结构划分划分u 另外还有相对另外还有相对CPU来分来分q片内总线片内总线u 即即CPU内部寄存器、内部寄存器、ALU、控制部件之间的连线、控制部件之间的连线q片外总线片外总线u CPU和内存、输入输出接口之间的通信线路和内存、输入输出接口

48、之间的通信线路791) 单总线结构单总线结构单总线（系统总线）单总线（系统总线） CPU M.M I/O接口接口 外部外部 设备设备1 外部外部 设备设备2 I/O接口接口 外部外部 设备设备n I/O接口接口3 3. . 总线结构总线结构80主存总线主存总线I/O总线总线 CPU 主存主存设备设备1设备设备n高速外设高速外设I/O接口接口I/O接口接口I/O接口接口2) 双总线结构双总线结构3 3. . 总线结构总线结构813) 多总线结构多总线结构3 3. . 总线结构总线结构82u 总线请求总线请求u 总线仲裁总线仲裁u 寻址寻址u 数据传输数据传输u 结束结束一个总线周期分为一个总线周

49、期分为5步：步：4. 4. 总线操作总线操作83u 带宽带宽 单位时间内，总线可传送的数据量，单位单位时间内，总线可传送的数据量，单位MB/Su 位宽位宽: 总线的数据线条数总线的数据线条数8/16/32/64u 频率频率: 总线时钟频率总线时钟频率u三者之间的关系三者之间的关系类似高速公路的类似高速公路的车流量车流量、车道数车道数、车速车速的关系的关系带宽带宽(位宽位宽/8)(频率频率/存取周期时钟数存取周期时钟数)例：例：总线频率总线频率66M的的32位总线，若每位总线，若每2个时钟完成个时钟完成一次操作，则总线带宽一次操作，则总线带宽32/866/2132MB/S5. 5. 总线的主要性

50、能指标总线的主要性能指标842.5.2 2.5.2 总线的基本功能总线的基本功能1.数据传送数据传送2.仲裁控制仲裁控制3.出错处理出错处理4.总线驱动总线驱动852.5.2 2.5.2 总线的基本功能总线的基本功能1. 数据传送数据传送u同步方式：同步方式： 数据传送用一个数据传送用一个公共的时钟公共的时钟来同步，发送和接收都在来同步，发送和接收都在固定的时刻发出。固定的时刻发出。类似类似传输带传输带，通信双方最好速度接近。，通信双方最好速度接近。 否则，只能按最慢的速度通信否则，只能按最慢的速度通信图图2-32缺点缺点： 源部件源部件无法知道无法知道目的部件目的部件是否收到是否收到数据数据

51、86同步式数据同步式数据输入输入T1总线传输周期总线传输周期T2T3T4 时钟时钟 地址地址 读读命令命令 数据数据Ready通知外通知外设准备数据设准备数据ACK通知外设通知外设接收完成接收完成872.5.2 2.5.2 总线的基本功能总线的基本功能1. 数据传送数据传送u异步方式：异步方式： 没有固定没有固定时钟时钟，用发送接收双方的，用发送接收双方的”握手握手”信号来完信号来完成数据传送成数据传送任何速度的设备间都可以传送数据，完成一次传送时任何速度的设备间都可以传送数据，完成一次传送时间是任意的。间是任意的。具体又分为：具体又分为：非互锁非互锁半互锁半互锁全互锁全互锁882.5.2 2

52、.5.2 总线的基本功能总线的基本功能1. 数据传送数据传送u异步方式：异步方式： 非互锁非互锁图图2-33发送方发送数据到数据总线，经过一段时间发送方发送数据到数据总线，经过一段时间t1(数数据稳定据稳定)后发送后发送READY，通知接收方接收数据，通知接收方接收数据READY信号何时撤销？（非互锁）信号何时撤销？（非互锁）接收方方收到接收方方收到READY，接收数据，再发送，接收数据，再发送ACK信信号通知发送方数据收到号通知发送方数据收到这里的这里的ACK信号何时撤销？信号何时撤销？ （非互锁）（非互锁）892.5.2 2.5.2 总线的基本功能总线的基本功能n非互锁、半互锁、互锁非互锁

53、、半互锁、互锁不互锁不互锁半互锁半互锁全互锁全互锁主设备主设备从设备从设备ReadyACK目的端收到目的端收到Ready,接收数接收数据，发送据，发送ACKReady等待等待ACK出现后才出现后才能撤销能撤销ACK等待等待Ready撤销后撤销后才能撤销才能撤销Ready等待等待ACK出现后才出现后才能撤销能撤销902.5.2 2.5.2 总线的基本功能总线的基本功能1. 数据传送数据传送u半同步：半同步： 类似同步方式类似同步方式增加了一个信号线（增加了一个信号线（Wait/Ready),来通知主设备，来通知主设备，增加若干周期等待从设备。增加若干周期等待从设备。912.5.2 2.5.2 总

54、线的基本功能总线的基本功能2. 总线仲裁总线仲裁 总线判优控制总线判优控制分布式分布式集中式集中式 主设备主设备(模块模块):对总线有对总线有 控制权控制权 从设备从设备(模块模块):响应响应 从主设备发来的总线命令从主设备发来的总线命令链式查询链式查询计数器定时查询计数器定时查询独立请求方式独立请求方式921 1） 链式查询方式链式查询方式n原理：越靠近控制器的优先级越高。原理：越靠近控制器的优先级越高。n优点优点u 算法简单算法简单u 总线条数少（总线条数少（3条），易扩充条），易扩充n缺点缺点u 对电路敏感，优先级固定对电路敏感，优先级固定931 1） 链式查询方式链式查询方式总总线线控

55、控制制部部件件部件部件0BSBRI/O接口接口1部件部件nBG数据线数据线地址线地址线BS -总线忙总线忙BR-总线请求总线请求BG-总线同意总线同意部件部件1942 2） 计数器定时查询方式计数器定时查询方式n原理：原理：n优点优点u 优先级可控优先级可控u可靠性好，不再对电路敏感可靠性好，不再对电路敏感n缺点缺点u总线条数多，总线条数多，2+log2N952 2） 计数器定时查询方式计数器定时查询方式 0BS -总线忙总线忙BR-总线请求总线请求总总线线控控制制部部件件数据线数据线地址线地址线部件部件0BSBRI/O接口接口1部件部件n设备地址设备地址部件部件1 计数器计数器设备地址设备地址 1963 3） 独立请求独立请求n原理：原理：n优点优点u 总线分配速度快、优先级控制灵活总线分配速度快、优先级控制灵活u 方便隔离失效部件方便隔离失效部件n缺点缺点u 控制复杂，总线条数多，控制复杂，总线条数多，2N+1973 3） 独立请求独立请求排队器排队器总总线线控控制制部部件件数据线数据线地址线地址线I/O接口接口0I/O接口接口1I/O接口接口nBR0BG0BR1BG1BRnBGnBG-总线同意总线同意BR-总线请求总线请求983.3. 总线驱动及出处处理总线驱动及出处处理1）总线驱动