通信原理课程设计

1、刘君 基于Matlab/Simulink的卷积码编码技术仿真与性能分析 第14页 共19页基于Matlab/simulink的卷积码编码技术仿真与性能分析学生姓名 XX 指导老师：胡双红摘 要 本课程设计主要解决通信系统中基带传输信道纠错编码技术中的卷积码编码技术。产生一段随机的二进制非归零码的基带信号，对其进行卷积编码 ，而后采用维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真，并进行差错率-误码率曲线绘制和性能分析。关键词 课程设计；卷积码编码器；维特比译码器；Matlab ；Simulink ；设计与仿真性能分析1 引 言1.1 课程设计目的本课程设计的目的主要是仿

2、真通信系统中基带传输信道纠错编码技术中的卷积码编码技术。产生一段随机的二进制非归零码的基带信号，对其进行卷积码编码后再送入二进制对称信道传输，在接收端对其进行卷积解码以恢复原信号，观察还原是否成功，改变二进制对称信道的差错率，计算传输前后的误码率，绘制信道差错率-误码率曲线，并与理论曲线比较进行说明。 2 课程设计的原理2.1 卷积编码原理卷积码，又称连环码，是由伊莱亚斯(P.elias)于1955年提出来的一种非分组码。卷积编码的最佳译码准则为：在给定已知编码结构、信道特性和接收序列的情况下，译码器将把与已经发送的序列最相似的序列作为传送的码字序列的估值。对于二进制对称信道，最相似传送序列就

3、是在汉明距离上与接收序列最近的序列。卷积码的编码器一般都比较简单。 图2-1 卷积码编码器原理框图图2-1是一般情况下的卷积码编码器框图。它包括NK级的输入移位器，一组n个模2和加法器和n级的输出移位寄存器 。对应于每段k比特的输入序列，输出n个比特。由图可知，n个输出比特不但与当前的k个输入比特有关，而且与以前的(N-1)k个输入信息比特有关。整个编码过程可以看成是输入信息序列与由移位寄存器和模2加法器的连接方式所决定的另一个序列的卷积，卷积码由此得名。本文采用的是冲击响应描述法编码思想 图2-2 卷积编码器如图2-2是卷积码（2，1，3）卷积编码器的一个框图。左边是信息的输入。下面分别是系

4、统位输出和校验位输出。其中间是3个移位寄存器和一个模2加法器。简单的说就是信息位经过移位寄存器和一个模2加法器产生一个系统位和校验位加在一起输出。可以看出：每输入一个比特，移位寄存器中就向右移动一个位子。原来的第三个寄存器就被移出。可见卷积编码不只与现在的输入比特有关还与前面的3-1个比特有关。所以约束长度是3。在这里，其中K=1 ，n=2所以码率R=K/ n=1/2。2.2 维特比译码原理卷积码的译码方法有两大类：一类是大数逻辑译码，又称门限译码(硬判决)；另一种是概率译码(软判决)，概率译码又分为维特比译码和序列译码两种。门限译码方法是以分组码理论为基础的，其译码设备简单，速度快，但其误码

5、性能要比概率译码法差。当卷积码的约束长度不太大时，与序列译码相比，维特比译码器比较简单，计算速度快。维特比译码算法是1967年由Viterbi提出，近年来有大的发展。目前在数字通信的前向纠错系统中用的较多，而且在卫星深空通信中应用更多，该算法在卫星通信中已被采用作为标准技术。采用概率译码的基本思想是：把已接收序列与所有可能的发送序列做比较，选择其中码距最小的一个序列作为发送序列。如果发送L组信息比特，那么对于(n,k)卷积码来说，可能发送的序列有2kL个，计算机或译码器需存储这些序列并进行比较，以找到码距最小的那个序列。当传信率和信息组数L较大时，使得译码器难以实现。维特比算法则对上述概率译码

6、做了简化，以至成为了一种实用化的概率算法。它并不是在网格图上一次比较所有可能的2kL条路径(序列)，而是接收一段，计算和比较一段，选择一段最大似然可能的码段，从而达到整个码序列是一个最大似然值得序列。下面以图2-3的(2，1，3)卷积码编码器所编出的码为例，来说明维特比解码的方法和运作过程。为了能说明解码过程，这里给出该码的状态图。维特比译码需要利用图2-3来说明移码过程mjmj-1mj-2输出序列m1,m2,mj,y1jy2j输入序列00adcb110011010110 图2-3 卷积码编码器图2-4 (2,1,3)卷积码 根据卷积码画网格的方法，我们可以画出该码的网格图，如图2-5所示。该

7、图设输入信息数目L=5，所以画L+N=8个时间单位，图中分别标以0至7。这里设编码器从a状态开始运作。该网格图的每一条路径都对应着不同的输入信息序列。由于所有可能输入信息序列共有2kL个，因而网格图中所有可能的路径也为2kL条。这里节点a=00，b=01，c=10，d=11。abcd节点号0123456700000000000000111111111111111100000101010101010101010101111110101010图2-5 卷积码网格图设输入编码器的信息序列为(11011000)，则由编码器对应输出的序列为Y=(1101010001011100)，编码器的状态转移路线为

8、abdcbdca。若收到的序列R=(0101011001011100),对照网格图来说明维特比译码的方法。由于该卷积码的约束长度为6位，因此先选择接收序列的前6位序列R1=(010101)同到达第3时刻的可能的8个码序列(即8条路径)进行比较，并计算出码距。该例中到达第3时刻a点的路径序列是(000000)和(111011)，他们与R1的距离分别为3和4；到达第3时刻b点的路径序列是(000011)和(111000)，他们与R1的距离分别为3和4；到达第3时刻c点的路径序列是(001110)和(110101)，他们与R1的距离分别为4和1；到达第3时刻d点的路径序列是(001101)和(110

9、110)，他们与R1的距离分别为2和3。上述每个节点都保留码距较小的路径作为幸存路径，所以幸存路径码序列是(000000)、(000011)、(1101001)和(001101)，如图1-6所示。用于上面类似的方法可以得到第4、5、6、7时刻的幸存路径。abcd节点号0123000000111111010101 图2-6 维特比译码第3时刻幸存路径需要指出的是，对于某个节点，如果比较两条路径与接收序列的累计码距值相等时，则可以任意选者一条路径作为幸存路径，吃时不会影响最终的译码结果。在码的终了时刻a状态，得到一条幸存路径。abcd节点号0123110101456780001011100图2-7

10、 第8时刻幸存路径如图2-7所示。由此可看到译码器输出是R=(1101010001011100)，即可变换成序列(11011000)，恢复了发端原始信息。比较R和R序列，可以看到在译码过程中已纠正了在码序列第1和第7位上的差错。当然如果差错出现太频繁，以致超出卷积码的纠错能力，还是会发生纠误的。3 Matlab中卷积码编码器和译码器的设计与仿真3.1 Matlab/Simulink卷积编码译码系统总图介绍 图3-1 系统总图 如图2-1所示本设计是采用二进制伯努利产生器产生一一段随机二进制序列作为简单的信源，通过卷积编码器后得到编码后的信号送到二进制对称的信道，然后送入维特比译码器模块对卷积进

11、行译码。为衡量解码的正确性在译码器后加一误码率计算模块并在Display模块中显示出来,并且用示波器观测信源、信源编码后、解码后的三个波形。3.2 各模块参数设计（1）信源模块图3-2 bernoulli binary generator参数设置将二进制伯努利产生器中probably of zero 零的概率设为0.5，sample time抽样时间设为0.01秒（2）卷积编码模块图3-3Convolutional Encoder模块图3-4Convolutional Encoder参数设置如上图2-4是卷积编码器模块的设置框图。其中Trellis structure（ Trellis结构）中

12、通过poly2trellis()函数把卷积码的约束长度，生成多项式以及反馈多项式转换成Trellis结构的形式。如上面是（2，1，3）卷积码的参数设置。（3，6，7）说明约束长度是3，生成多项式是（八进制）6和7，无反馈多项式。选择continuous模式（3）BSC信道 图3-5二进制对称信道模块（4）卷积译码模块 图3-6Verterbi译码模块 图3-7Viterbi Decoder参数设置如上图3-7是卷积码译码器模块的设置框图。Trellis structure: Trellis结构（前面已说明）。Decision type是指判决类型，有3种：（1）Unquantized（非量化）

13、（2）Hard Decision（硬判决），（3）Soft Decision（软判决） Traceback depth表示反馈深度。它的值会影响译码精度和解码延迟。Operation mode是指操作模式。在Truncated模式下，解码器在每帧数据结束的时候总能恢复到全0状态，它与卷积编码器的on each frame复位方式相对应。其中需要注意的是要讲码数结构改成与编码器相同，Decision type选择Hard decision，回溯长度为6故Traceback depth设为6 （5）误码统计模块图3-8 Error Rate Calculation参数设置其中接收延时设置为6秒（与

14、回溯长度相同），计算延时设为0，计算区域为整个波形，输出数据选择到port上（6）示波器参数设置在得到译码信号后，为了直接观察译码后的信号是否正确需用示波器观察，由于本系统中是用一个示波器观测三路信号，故如下设置示波器参数图 3 -9 示波器参数设置（7）数据选择开关模块图3-10数据线选择开关参数设置3.3 Matlab/Simulink卷积编码译码系统仿真图（1） 无差错率时仿真图形各模块参数设置好后，点击窗口上方Simulink-start检查无错误后即可在示波器上观看波形,为方便看出仿真是否正确本次仿真时间设为20秒，抽样时间改为0.1。BSC信道中差错率设为0图3-11差错率为0时卷

15、积编码输入，维特比译码输出第一路为伯努利信源随机信源信号，第二路为卷积编码后信号，第三路为卷积译码后信号。观察到第一路与第三路信号完全相同，只是有一小段时间的延时，故可得出结论此次仿真成功。（2）差错率设为0.1时仿真图形图3-12差错率为0.1时卷积编码输入译码输出由图3-12看出仿真时间在6-8秒之间出现了一小段误码3.4 Matlab中卷积码差错率误码率分析编制M文件wumalu.m使wmalu.m在不同差错率条件下重复执行前面建立的项目liujun.mdl，改变仿真时间为200s，抽样时间改为0.01s，然后绘制信道的差错率与编码信号误码率之间的关系曲线图。M文件代码如下：x=0:0.

16、01:0.1; %x表示信道差错率 y=x; %重复运行scopea.mdl，检验不同条件下的译码性能for n=1:length(x) %信道的差错率依次取x中的元素 errB=x(n) sim('liujun') y(n)=mean(Errorrate)'endplot(x,y) 图3.13差错率误码率曲线 由图3.13差错率误码率关系曲线可以看出，随着差错率的升高，误码率也逐渐升高,信道的可信度降低且误码率小于信道差错率，这说明卷积编码使信道的差错率得到了一定的改善4 结束语通过本次的课程设计是我第一次对专业理论知识的一次实践，这两个星期的实践使我对整个通信系统的

17、结构以及原理有了更深层次的理解，了解到一个完整的通信系统必须经过调制、编码、解调、译码过程。在此过程中我也充分意识到matlab的强大功能以及掌握它的使用方法的必要性。 接下来我总结一下此次课程设计中我遇到的问题及疑惑 （1）设计中要用到的Simulink仿真软件是我第一次接触，所以刚接到题目时无从下手，后来通过上网和借助图书馆的书籍，学习这门新的软件，学习过程中遇到很多困难，但通过自己的努力和老师的帮助，最终掌握了仿真的基本方法。（2）由于面临考试的问题，和此次设计工作的时间安排上有一定的冲突。为了顺利完成设计工作，老师安排了每周的工作量和所要达到的目标，自己也制定了相应的时间表，以求更充分的利用时间。（3）刚开始在设计的步骤和方法上比较混乱，如构造系统模块总图时一次性将所有模块添加到模块文件中，最后检错时发现错误不知道从何改起，后来经过请教老师及同学了解到必须一个个模块设计参数后