高速数字接口总线的测试综述 .doc

1、高速数字接口总线的测试综述现代计算机系统随着多媒体接口总线速率的提高，在系统中的所面对的接口总线传输已经从传统的几十KHz，几MHz的速率变化为上百MHz甚至是几个GHz的速率，而我所目前乃至未来几年主要面向DVI、HDMI以及DisplayPort接口总线的研发,因此，我们在设计和测试过程中会面临以前没有遇到过的问题，如何解决这些问题是我们高速数据传输的基础问题.我们将问题分为两大类。1 高速信号传输过程中由于背板、线缆及接插件问题带来的信号变化。（信号完整性之阻抗测试问题）2 设计和测试高速数据传输所需要的各种多媒体接口。（接口测试问题）下面我们就这些设计和测试所面临的问题和解决方法具体的

2、讨论.一、 信号完整性问题1. 必要性众所周知，当今世界数字技术飞速发展，无论是一位从事有线通信系统,计算机系统，雷达和卫星通信系统，或是高速半导体集成电路设计,高速光电收发模块，高速信号处理，高速互连器件（诸如高速接插件，高速数字传输电缆）等领域的研发及测试工程师都会面临着一个共同的挑战信号完整性Signal Integrity（SI） 。10 年前我们所提到的数字产品，其时钟或数据速率大多在几十兆之内，信号的上升时间大多在几个纳秒，甚至几十纳秒以上。那时的数字化产品设计工程师进行的就是“数字设计”只要掌握布尔代数等数字方面的诸多知识,保证逻辑正确，就能设计出其所期望的性能的产品。而现在的数

3、字技术已经发展到几千兆,甚至几十千兆的传输速率,信号的上升时间大多在1ns以内，诸如串扰、阻抗匹配、EMI（电磁兼容）、抖动等射频微波领域才会遇到的问题，如今变成了高速数字设计也必须解决的关键性问题。这就要求我们的工程师不但要具备数字方面的设计知识，同时也要具备射频微波方面的设计知识；不但要掌握时域及逻辑域的测量分析技术,还要掌握频域的测量分析技术。信号完整性到底是什么？信号完整性这个概念，是针对高速数字信号提出来的，信号的实际波形会与理想波形存在着差别，SI 解决的就是信号传输过程中的信号质量问题。到底什么样的信号会涉及SI 问题，要从信号的速率以及信号的上升时间两个角度来考虑.拿PCB来说

4、，当一段PCB 上的连线所造成的信号传输延时远远小于信号的上升时间时,可按集总电路理论去设计；当一段PCB 上的连线所造成的信号传输延时与信号的上升时间相当时（高速数字设计提出6倍于上升时间或更小）,则必须按传输线的理论去设计,此时的这段连线即是传输线.举个具体实例，如图1 所示： 图1 经过3英寸PCB信号质量的变化假设由驱动器发出的信号是高质量的时钟信号，如图1 左边红色波形所示。但是，在接收机端看到的却是质量变差的信号,如图1 右边黄色波形所示.什么原因造成的？假设接收电路也是好的，那么问题就出在信号的传输路径上.假设是信号的传输路径问题，比如存在着明显的阻抗不连续部分（过孔，线变宽/变

5、窄等），为验证它们对信号的影响，我们可采用一脉冲/码型发生器产生高质量的信号接到这条传输线的一端,用一台高带宽示波器在另一端进行接收，我们看到发出的信号的眼图如图2 左上所示，而传送到另一端时眼图却变得很差（示波器的影响除外）,如图2右上所示。这示意了传输线的质量会对高速信号完整性构成显著的影响.图2传输线的质量会对信号完整性构成显著的影响除了传输线质量的影响，因为整个传输路径的阻抗不匹配而引起的反射也是SI的问题一个重要组成部分。减小和消除反射的方法之一是根据传输线的特性阻抗在其发送端或接收端进行终端阻抗匹配，从而使源反射系数或负载反射系数为零。常用的匹配方式有:串行端接、并行端接，如图3

6、所示。通常情况下，首选并行端接并联方法。图3 通过串联或者并联电阻减小反射当然，影响信号完整性的因素很多，比如驱动器接收器问题，阻抗匹配，叠层,走线处理，电源地平面的处理，信号类型速率等都有可能造成信号完整性问题。主要的信号完整性问题包括波形完整性（Waveform integrity）、时序完整性（Timing integrity）、电源完整性（Power integrity）等。信号完整性分析在欧美，日本等技术先进国家近些年来已成为一个非常热门的行业,它是实现高性能数字化产品的基础，就如同一个城市的道路建设，只有路修得好,车才能跑得既稳又快。因此，国内外很多大公司都相继成立了信号完整性分析

7、的研发力量。目前国内政府研发机构在信号完整性分析方面的工具是不够完善的，非常有必要建立信号完整性分析平台，以适应新一代数传的研发需求.2、测试平台功能与组成仿真设计器件和互联系统仿真建模器件和互联特征性验证原型机性能检测和验证整机测试系统集成和功能验证物理层链路层无源互联测试（阻抗，串扰)实际信号测试（电压,时序，噪声，抖动,数据包等）Iconnect 仿真,建模分析DSA8300 TDR 硬件测试系统；S参数分析DSA8300 电信号眼图抖动噪声分析平台DSA70000C高性能数字串行分析仪其他相关附件和分析设备下面对典型的工具做一个具体的介绍.高速互连测试分析和建模套件：80SICMX /

8、80SICON/80SSPAR仿真布线，只是保证信号完整信的设计阶段。实际的PCB、连接器、电缆等,由于制作工艺等原因，往往和仿真的参数不符，造成实际性能和仿真结果的差异。所以对这些无源部件的测试，在装配元件之前，是非常必要的。对于无源部件的测试，传统上有矢量网络分析仪（VNA）和时域反射(TDR）两种方法.矢量网络分析仪有很高的频域测试能力，比如高的动态范围和频带范围，符合射频工程师的习惯，非常适用于射频通道的测试；但是对于数字设计的性能评估，常常更多地使用时域参数，如：走线特征阻抗变化、眼图、抖动、噪声、时延等,通常对动态范围要求相对不是很高(一般70dB以内）。这时样，在数字设计过程中，

9、使用时域反射计TDR配合矢量网络分析软件进行分析，不仅操作简单,其直观的结果也更加符合数字工程师的习惯。针对高速数字电路的需求、特点和工程师的习惯，泰克提供了基于时域反射TDR、时域传输TDT的S参数测试、Zline、VNA和Modeling等的分析套件80SICMX，其具体组成部分如图所示：图10 80SICMX功能框图这个分析套件的主要功能和优点在于：l 简便地分析互连抖动、损耗、串扰、反射和振铃的来源I. 同时在时域和频域中分析互连II. 迅速执行互连链路分析,保证系统级仿真精度l 高效建立PCB、Flexboards柔性电路板、连接器、电缆、封装和插座模型i. 基于测量数据建立精确的S

10、PICE拓扑模型和行为模型ii. 使用MeasureXtractor把TDR/T或VNA数据自动转换成SPICE;保证模型的无源性、稳定性和因果关系l 使用TDR示波器迅速获得S参数i. 差分， 单端， 混合模式；插入损耗, 回波损耗, 频域串扰ii. PCI Express, 串行ATA, Infiniband, 千兆位以太网制造和标准一致性测试,包括眼图模板测试iii. 简化了校准程序，使人为错误达到最小,轻松完成夹具反嵌iv. 直观、简便、准确地执行串行数据、千兆位数字设计和信号完整性测试l 更准确地进行阻抗测量i. 增强TDR分辨率ii. 快速简便地定位封装和PCB轨迹问题iii. 5

11、0 校准，不需要耗时的归一化iv. 使用脚本和程序控制，自动进行制造测试和研发测量v. 通过命令行界面实现许多功能(S参数, ZLine， 等等）l S参数等结果可以导出成模型，供其它流行仿真分析软件使用配合不同的真差分TDR测试模块，该系统可以达到以下性能: 图11 泰克提供的TDR模块和系统性能图12 基于TDR的无源网络分析系统80SICMX的几个操作界面图13所示：图13 80SICMX的操作界面这套系统的主要组成部分为：l DSA8300取样示波器主机，WindowsXP系统l 80E04 20GHz /80E08 30GHz/80E10 50GHzTDR模块l 80E03 20GH

12、z /80E07 30GHz/80E09 60GHz 电取样模块（TDT时使用）l P8018 20GHz单端TDR探头l P80318 18GHz差分TDR探头l 80SICMX分析套件l 免费的其它分析工具，如史密斯圆图分析插件（如图14）l 其它校准和链接附件二、 接口测试问题1、 DVIDVI是由DDWG（Digital Display Working Group）提出的， 为了解决传统图象处理器或显示卡连接到模拟显示器（如VGA）时， 信号经过模拟/数字转换而出现信号与图象损耗及失真问题的一套开放式接口标准。因为通过使用DVI接口技术，视频信号不需通过模拟数字转换，减低了模拟LCD

13、或CRTs的成本， 同时对使用数字式显示器的PC用户，DVI接口为用户带来更好的视觉享受,DVI并且能自动地调节到更清晰的图象水平等。DVI接口是基于TMDS（Transition Minimized Differential Signaling)技术，又名PanelLink技术。 此技术是Silicon Image， Inc。公司的专利， 已被广泛应用在平面显示，包括液晶与等离子显示,CRT与数字投影仪上，在下面的HDMI接口测试中将简要介绍这种技术。DVI是的目前的主流,它不单支持高精度，并且与传统的模拟设备兼容。目前市场上的DVI设备很多，主要包括以下这些：· DVI的Sili

14、con芯片- DVI的收发器IC：公司如Silicon Image， TI, Broadcom， Epson, THine Electronics (Japan)等.· 电脑显示卡制造商：公司如Chrontel， Silicon Image， nVidia， ATI, TI , VIA等.· 电脑主板制造商：公司如Dell, Sony， NEC， Mitsubishi, Fujitsu， HP, Compaq， Acer， Legend, Founder等。· 显示器制造商：Plasma Display, TFT-LCD， CRT都会过渡到DVI （单链路DVI能

15、支持QXGA的精度):公司如Viewsonic, In-Focus， Samsung， Philips， LG， Daewoo等。· 消费视讯产品：HDTV电视（DVI支持HDTV的精度），DVD机，数字式投营仪,数码摄录机，游戏机等。· 机顶盒：因为DVI支持HDCP内容保护,所以得到Direct TV的大力支持（所有Direct TV的OEM都指定需在机顶盒装有DVI接口)， Warner Brothers， FOX， Universal,Disney及所有的内容供应商的热烈支持· DVI线缆与连接器制造商：公司如Foxconn, JAE and M

16、olex等。· 其他一切需要高清显示的应用:如：民航与军事航空中的高清图象传送,专业的影音器材， GPS定位系统从主控端上看，目前设备可能存在如下问题：· 与显示兼容发生问题· 阔屏幕支持经常出现问题（例： WVGA 848X480， WXGA 1280X768, 1360X768）· 长线传输按不同供应商而结果不同· EDID（Extended Display Identification Data是显示器用来告诉主控其支持精度的能力)：不同厂商的驱动器Driver都不一样· 实现了10M UXGA的兼容与传输所以为了保证产品的兼容

17、性、稳定性和可靠性，满足DVI规范的一致性测试必不可少.我处目前的产品主要是发送器和电缆,需要测试的项目以及相应的测试方法如下：对发送器的一致性测试：4 摆幅4 使用Half Clock半时钟码型， 测量TMDS单端与差分信号的幅度高值与低值的平均值， 它们的差就是摆幅。 测试时， 示波器时机每屏幕设置为2 Tbit， 使用光标测量4 400mV £ 单端信号摆幅 Vswing £ 600mV4 上升与下降时间4 使用Half Clock半时钟码型, 测量TMDS差分信号的20到80的上升与下降时间的平均值. 4 75ps £ 上升与下降时间 £ 0.4

18、 Tbit4 规范要求：示波器上升时间 £ 1/3 上升时间 (最小Tbit = 1/10 X 1/165MHz = 600ps, 所以最小上升时间240ps， 示波器上升时间< =80ps， 所以需要=4GHz示波器) 4 时滞4 Intra-Pair Skew 差分对内 £ 0。15 Tbit 4 InterPair Skew 差分对间 £ 2 Tbit 4 使用Half Clock半时钟码型， 测量两个TMDS差分信号在归一化后50%位置上的时间偏差值. Intra-Pair Skew 是一对差分信号之间的时滞, InterPair Skew是两对差分

19、信号间的时滞。4 测量时注意， 示波器首先需要进行通道的DeSkew4 抖动使用2231的伪随机码，测量差分时钟（CLK+减CLK-)上升沿的抖动的情况在象素误码率低于109时， 峰峰值抖动 £ 0。25 Tbit。 。为了确定误码率低于10-9， 需要累积足够长的时间, 从现实考虑上是不可行的。 4 方法1:累积100，000波形， 找出上升沿的抖动分布的标准偏差s , ± 6s大约等于109象素误码率时的随机抖动。 问题:若发生器系统拥有确定抖动, 通过累积100,000波形所测得的s将受到确定抖动影响而偏大，而且假设正态分布也不成立， 导致12s的值过大而超出规范要求

20、.4 方法2：累积1，000，000波形, 测量抖动的PkPk值。 方法2比较简单与可行.4 泰克提议的方法：因为系统或多或少拥有Dj, 导致抖动的分布不可能纯粹是随机高斯分布， 所以在累积波形数目不够的条件下, 抖动的分布绝大部分事实上是确定抖动的成分。 而规范的意义是要求， 峰峰值抖动£ 0.25 Tbit. 。泰克提供的DPOJET软件将Dj从Rj分离出来, 再判断峰峰值抖动 Dj + 12Rj （109 置信度) £ 0.25 Tbit. 4 眼图4 方法1：累积100,000波形， 代表99的可能性通过眼图测试， 1%的可能性不通过（这假定了抖动与噪声分布为随机高

21、思分布)4 方法2:累积1,000，000波形， 比较眼图与模板是否通过对DVI线缆的一致性测试：4 时滞4 Intra-Pair 差分对内时滞 £ 0。25 Tbit (最小Tbit = 600ps)， 所以差分对内 £ 150ps4 Inter-Pair 差分对间时滞 £ 4 Tbit 4 规范建议使用TDR方法. 若没有TDR， 可使用半时钟码型作测量.4 其他线缆参数，见下图, 可以使用TDR测量， 如: 串扰, 偏差, 时延， 差分阻抗等综上所述,DVI的一致性测试较为复杂，所需仪器较多.拟选用如下设备完成所需测试项目：4 4 或6GHz示波器(DVI规

22、范要求示波器上升时间<=80ps)4 高速波形捕获率的示波器0 DPO ： 波形捕获率 300，000波形/秒，测量抖动与眼图需要捕获1M波形，而一般每秒1，000波形的DSO, 需时超过20分钟，才能捕获到1M波形4 差分探头0 3GHz P7330/ P6330 至 5GHz P73504 单端探头： 4GHz P7240 X 24 测试夹具： TPA-P, TPAR，或自制测试夹具4 一致性测试软件包 TDSDVI0 自动计算Tbit0 摆幅， 偏差, 上升/下降时间， 抖动与眼图通过/失败测试4 TDR差分阻抗， 偏差， 串扰（NEXT与FEXT）， 传输时延0 DSA8300

23、+ 80E044 抖动分析软件包DPOJET Rj与Dj分离, 更准确计算峰峰值抖动TjDVI发送端测试连接图选择泰克解决方案的原因在于：4 市场上唯一的DVI测试解决方案- 对应DVI规范与DVI测试测量指南， 进行通过/失败验证4 行业上的标准- Silicon Image， Sony， Thine， Intel, Toshiba， 多间DVI/HDMI领导公司已采用Tektronix方案进行测试验证4 全套自动化的验证测试， 减少人为误差4 加快验证周期, 确保DVI器件的兼容性与可靠性综上所述，完整的DVI测试要求配置如下：系统设备组成之规格、型号及价格设备用途型号数量报价(美元)说明

24、DVI Cable 测试DSA830013。6万取样示波器主机80E0413万TDR/TDT测试模块P801810。5万18GHz 单端TDR探头P8031810.7万18GHz 差分TDR探头小计7。8万DVI 发送器源端测试DSA70604C110.5万数字串行分析仪,6GHz带宽，标准配置信号完整性测试及DPOJET抖动软件DSA70604C DVI10.4万DVI一致性测试软件P735022。6万5GHz差分探头1自制DVI测试夹具小计13.5万2、 HDMI作为DTV革命的催化剂，高清多媒体接口(HDMI）技术正处在大规模采用的开端。内容供应商、系统运营商和消费电子（CE）制造商正在

25、集结在这一标准的背后。结果现在的重点是演示能否满足HDMI 标准定义的测试。设计和检验工程师需要使用工具，通过迅速可靠地执行标准要求的各种测试，来改善效率.HDMI基础知识：HDMI使用最小跳变差分信号（TMDS)技术，差分信号上拉电压为3.3 V，端口阻抗为50欧姆,单端信号为400600mV，标称为500mV,差分信号的逻辑摆幅在8001200mV之间，实际差分电压摆幅可以在150 mV 1200 mV之间变化，而且偏置电压是由Sink端提供的。 如下图所示:HDMI Source 和 Sink的上电协商过程: Source设备上电后会检测HPD是否被上拉到2V以上 Source 设备通过

26、DDC（Display data channel)读取EDID的信息以确定Sink能支持的分辩率。 Source设备检测TMDS信号是否被上拉到3。3V，有部分设备会检测所有的TMDS信号被上拉才输出TMDS信号,部分设备必须要检测到Clock上拉才输出信号，部分设备只要检测到某对TMDS被上拉即输出该上拉的TMDS。 Source设备输出目前设置的分辩率的信号到Sink端。TMDS Data与Clock的关系 在每个TMDS时钟周期上发送10个数据位 TMDS 数据速率可以提高到340Mpps 数据速率理论上可以高达 1.65Gbps(1。2),在实际应用中的最高速率是19201080P/5

27、0Hz/24bit下是1.485Gbps 数据速率可以高达 3.4Gbps（1.3），在实际应用中的最高速率是19201080P/50Hz/48bit下是2.97Gbps 在HDMI 1。4规范中实际应用的数据速率同样是2.97Gbps 40962160/24Hz/24bit 上升时间从 75ps 到 1200ps （与分辨率相关）因此2。97Gbps是目前1.4规范中支持的最高数据速率HDMI1.3的原理框图HDMI1。4的原理框图无论是在1.3还是1。4的测试中，我们需要对以下三个部分进行测试：信号源端（Source）线缆端(Cable）接收器接口端（Sink）HDMI源端(Source)

28、一致性测试 Source 端测试项目如下 眼图（710) 时钟抖动(79) 时钟占空比(7-8） 信号对间时间偏移(76) 上升时间/下降时间（74） 过冲/下冲*(75） 信号对内时间偏移（7-7） 低电平输出电压(72） 前六项为差分信号，后两项为单端信号,因此源端的测试需要示波器分别进行差分和单端测试,测试图如下所示：测试连接差分测试测试连接-单端测试 测试夹具综上所述，源端测试需要高带宽的示波器，差分探头及夹具，示波器的带宽选择必须满足HDMI 1。4规范的最高速率2.97Gbps的5次谐波要求，即8GHz以上的带宽，因此HDMI协会推荐使用泰克公司的数字串行分析仪DSA70804C作

29、为首选.HDMI接收器端（Sink)一致性测试 接收器Sink测试0 抖动容限(87） jitter tolerance0 接收灵敏度(85) Min/Max differential swing tolerance0 信号对内时间偏移容限（8-6) Intra-Pair skew tolerance 0 阻抗 impedance （88) Sink抖动注入方法分为两类: 标准的抖动注入方法- 适用于通常的HDMI客户，将时钟抖动成分和数据抖动成分同时注入时钟信号上。 可选的抖动注入方法 适用于对测试精度要求非常高的客户，将时钟抖动成分和数据抖动成分分别注入时钟和数据信号上。泰克公司的 HDM

30、I 一致性测试方案 支持标准的抖动注入方式和可选的抖动注入方式.差分阻抗测试:差分阻抗测试结果图示： 因此，Sink端的测试需要2台AWG用于产生1路时钟和3路数据，以及一台带TDR模块的取样示波器测试差分阻抗。HDMI Cable一致性测试 TMDS数据眼图（必测项） 阻抗(必测项) 其它(可选项) 信号对间和信号对内时间偏移 衰减 串扰Cable Assembly TMDS 参数:综上所述，完整的HDMI测试要求配置如下：系统设备组成之规格、型号及价格设备用途型号数量报价(美元)说明HDMI Cable 测试DSA830013.6万取样示波器主机80E0426万TDR/TDT测试模块P80

31、1810。5万18GHz 单端TDR探头P8031810。7万18GHz 差分TDR探头80SCIMX13.5万S参数测试、模型提取和仿真软件小计14。3万HDMI Sink端测试AWG7122C with option 01/06/08240万双通道任意波形发生器,24G采样速率，64M存储深度SerialExpress12万高速串行数据编辑软件AFG310210。7函数/任意波形发生器小计42.7万HDMI 源端测试DSA70804C113万数字串行分析仪，8GHz带宽,标准配置信号完整性测试软件DSA70804C HT3/HT3DS13.5万HDMI 1。3/1.4一致性测试软件P731

32、3SMA23万12.5GHz差分探头TF-HDMI-TPA-S11。2万HDMI测试夹具小计20。7万3、 Display PortDisplayPort（以下简称为DP）在未来的计算机和消费类显示设备将被广泛使用,是一种较新的技术，也是未来发展的趋势之一。它的总线拓扑结构如下：它的使用状况概括如下： DisplayPort 最初会在PC上替代 DVI 接口. 最终替代VGA接口。 倡导者Dell, HP， Intel， Genesis Microchip (现在的ST) ， NVIDIA, Samsung， AMD， Tyco, Molex 优点： 高数据吞吐量 可调节 低成本 低功耗 很小

33、的接口连接器目前市场上较为流行的DP设备多为1.1版，而最新的规范为1.2版。由于1。2版向下兼容1。1版，所以余下内容主要以1.2版为基础。1.2版相对于1.1版的主要异同点是:· 都支持1、2或4条数据通道· 每条通道的数据速率上,1.1版支持的数据速率为1。62Gbps和2。7Gbps,1.2版可支持到5.4Gbps· 都有双向辅助通道，用于源端和接收端握手· 都是AC耦合的接口· 在测试规范中，1.2版除需要测试1。1版中的TP2和TP3外,还需要测试均衡后的信号质量，定义为TP3EQ，如下图所示DP的测试点定义· 1。2版由

34、于支持5。4Gbps的数据速率，所以要求使用12.5GHz以上的示波器，而1.1版的设备可用8GHz的示波器进行测试。DP1。2版的CTS（一致性测试规范）规定了所有DP接口的测试项目，与我处相关的主要是源端和电缆.对源端,共有十七项之多,包括：1. 眼图2. 非预加重电平检验3. 预加重电平检验4. 信号对之间偏移5. 信号对内部偏移6. 差分上升时间7. 单端上升时间和下降时间失配8. 过冲测试9. 频率准确度10. AC 共模噪声11. 非ISI 抖动测量12. 总抖动测量13. 单位间隔14. 主链路频率一致性稳定度15. 扩频调制频率16. 扩频调制偏差17. dF/dt 扩频偏差H

35、F变化和之前的DVI和HDMI接口不同，DP1.2需要进行均衡测试，也就是使用示波器软件来模拟规范所要求的CTLE(连续时间线性均衡），得到接收端芯片内的信号情况，如下图所示：本例中，源端信号为800mV摆幅，0dB加重的信号，左边眼图显示的是TP2的信号质量,中图显示的是TP3处的信号质量，而右图代表经过接收端均衡后的信号质量(即模拟的接收芯片内部的信号质量）。这一测试要求示波器有模拟均衡器的能力.另外,DP1。2还要求测试适应的眼图高度，也就是在10e-9的误码率下，眼图在0.3750。625UI范围内的最大高度，这点和SATA接口的测试很相似.这一测试是专门定义的项目，需要定制的分析软件

36、来测试，如下图所示：类似的特殊测试项还包括dF/dt 扩频偏差HF变化,也就是扩频时钟的斜率变化(微分）是否合乎规范,如下图所示：同时，为了保证被测设备可以和外部接收器有效对接，这些测试需要遍历下面这几个工作状态:1. 比特率，共三种：RBR（1。62G）、HBR（2.7G）和HBR2(5.4G）2. 码型,共五种：D10。2，PRBS7，COMP,PLTPAT,PCTPAT3. 预加重,共四种：0dB,3.5dB、6dB、9。5dB4. 输出幅度，共四种：400mV,600mV,800mV,1。2V5. SSC(扩频时钟），两种状态:开或者关6. Post-Curser2（均衡参数)，四种参

37、数：系数0，1，2，37. 通道宽度：1、2、4根据上面的测试要求，除了测试项目较为复杂以外,一次完整的DP1。2版接口测试需要对一条数据通道采集共432个信号，如果是4条数据通道的话，需要采集总共1728个信号，这无疑对手动测试带来了巨大挑战，几乎是不可能完成的。所以自动化测试方案几乎是必须的：配合DPAUX控制器来实现自动化的被测件控制。下图是一个DP-AUX控制器，它能控制被测件发出需要的测试码型，以完成复杂的配置工作。目前市场上自动化程度最高的解决方案来自于泰克的TekExpress平台，它能完全满足以上要求，测试时连接完成后，只需要简单勾选测试项，该平台就能自动完成测试,并给出完备的

38、测试报告,效率很高。下图是泰克TekExpress的DP自动化软件界面：测试条件选择 测试项选择泰克公司同时还提供完整的测试夹具，下图是DP夹具，适应不同形式的DP接口：值得一提的是，笔记本电脑使用的嵌入式DP（eDP）在未来会被广泛使用,泰克公司目前还有对eDP的夹具和测试方法的支持，这为满足本处未来的潜在测试需求奠定了基础以后只需要购买测试夹具,即可完成测试升级.在线缆测试方面，DP要求测试项目包括:1. 电缆组件信号对之间偏移2. 电缆组件信号对内部偏移3. 远端噪声(FEN）4. 散装电缆和连接器阻抗5. 插入损耗（IL/SDD21)6. 近端噪声(NEN)7. 回波损耗（RL/SDD11)这些测试均可使用取样示波器的TDR方法，配合专用的DP线缆测试软件,实现自动测量.下图是泰克的DP线缆测试配置软件界面。 线缆测试连接自动化测试软件 综上所述，DP的测试是一项比较困难的工作，设计很多新的技术，测试