第X微处理器学习教案

1、会计学1第第X微处理器微处理器第一页，共44页。内部总线内部总线1616位位8位队列总线位队列总线总总线线控控制制逻逻辑辑 地址加法器地址加法器2020位地址总线位地址总线 16 16位（位（8 8位）位） 数据总线数据总线总总线线接接口口部部件件BIU1 2 3 4 5 6 指令队列指令队列CSDSSSESIP暂存器暂存器 总线总线EU控控制制单单元元ALU暂存器暂存器标志寄存器标志寄存器执执行行部部件件EU 通用寄存器通用寄存器AX AH ALBX BH BLCX CH CLDX DH DL SP BP DI SI8086/8088结构图结构图举例(j l)第1页/共44页第二页，共44页

2、。第2页/共44页第三页，共44页。第3页/共44页第四页，共44页。第4页/共44页第五页，共44页。OF DF IF TF SF ZF AF PF CF D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0例例1 1例例2 2第5页/共44页第六页，共44页。0 01 11 10 00 01 11 10 01 10 01 10 01 10 00 01 1运算结果最高位为运算结果最高位为1SF=1；第三位向第四位有进位第三位向第四位有进位 AF=1； 根据双高判别法根据双高判别法CF DF = 0 1 =1 OF=1最高位没有进位最高位没

3、有进位 CF=0；低低8位中位中1的个数为偶数个的个数为偶数个 PF=1；运算结果本身运算结果本身0 ZF=0；1 10 00 00 01 11 10 01 10 00 01 11 10 01 11 10 00 00 01 11 10 00 01 10 00 00 00 01 11 10 00 01 1+ +例例1：2个数相加后，分析各标志位的值个数相加后，分析各标志位的值返回(fnhu)第6页/共44页第七页，共44页。0 00 01 10 01 11 10 00 01 10 00 00 01 11 10 00 01 10 00 00 01 11 10 01 10 00 01 11 10 0

4、1 11 10 00 00 01 11 10 00 01 10 00 00 00 01 11 10 00 01 1- -例例2：2个数相减后，分析各标志位的值个数相减后，分析各标志位的值运算结果最高位为运算结果最高位为0SF=0；第三位向第四位没有借位第三位向第四位没有借位 AF=0；最高位没有借位最高位没有借位 CF=0；低低8位中位中1的个数为奇数个的个数为奇数个 PF=0；运算结果本身运算结果本身0 ZF=0； 根据双高判别法根据双高判别法CF DF = 0 0 =0 OF=0返回(fnhu)第7页/共44页第八页，共44页。第8页/共44页第九页，共44页。地址地址(dzh)加法器加法

5、器左移左移4位位20位+地址加法器地址加法器段寄存器段寄存器16位物理地址物理地址20位 偏移地址偏移地址 0 0 0 0第9页/共44页第十页，共44页。指令队列指令队列8088为为4字节，字节，8086为为6字节；字节；存取为存取为FIFO(先进先出先进先出)；指令队列至少保持有一条指令，且只要有一条指令，指令队列至少保持有一条指令，且只要有一条指令，EU就开始执行；就开始执行；指令队列只要有空，指令队列只要有空，BIU自动执行取指操作，直到填自动执行取指操作，直到填满为止；满为止；若若EU要进行要进行M/IO存取数据，存取数据，BIU在执行完现行取指在执行完现行取指操作周期操作周期(zh

6、uq)后进行；后进行；当执行转移指令时，当执行转移指令时，EU要求要求BIU从新的地址中重新取从新的地址中重新取指。队列中原有指令被清除。新取得的第一条指令直指。队列中原有指令被清除。新取得的第一条指令直接送接送EU执行，随后取得的指令填入队列。执行，随后取得的指令填入队列。第10页/共44页第十一页，共44页。返回(fnhu)第11页/共44页第十二页，共44页。第12页/共44页第十三页，共44页。2.2.总线周期总线周期总线操作：指总线操作：指CPUCPU通过总线对外的各种操作。通过总线对外的各种操作。总线周期：执行一个总线操作所需要的时间。总线周期：执行一个总线操作所需要的时间。说明：

7、说明：一个基本的总线周期通常一个基本的总线周期通常(tngchng)(tngchng)包含包含 4 4 个个T T状态状态4 4个时钟周期编号为个时钟周期编号为T1T1、T2T2、T3T3和和T4T4总线周期中的时钟周期也被称作总线周期中的时钟周期也被称作“T“T状态状态” ” 时钟周期的时间长度就是时钟频率的倒数时钟周期的时间长度就是时钟频率的倒数要延长总线周期时需要插入等待状态要延长总线周期时需要插入等待状态TwTw第13页/共44页第十四页，共44页。123456789101112131415161718192040393837363534333231302928272625242322

8、21GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R*DEN*ALE*INTA*TESTREADYRESET8086二、二、 8086/8088的引脚信号的引脚信号(xnho)（最小方式）（最小方式） MN/MX = 5V第14页/共44页第十五页，共44页。 ALE ALE 地址锁存允许信号地址锁存允许信号( (输出输出) )DT/R DT/R 数据发送数据发送/ /接收控制信号

9、输出接收控制信号输出( (输出输出、三态、三态) )DEN DEN 数据允许信号数据允许信号( (输出、三态、低电平输出、三态、低电平有效有效) )HOLD HOLD 总线保持请求信号总线保持请求信号( (输入、高电平输入、高电平有效有效) )HLDA HLDA 总线保持响应信号总线保持响应信号( (输出、高电平输出、高电平有效有效) )INTR INTR 可屏蔽中断请求信号可屏蔽中断请求信号( (输入、高电输入、高电平有效平有效) )INTA INTA 中断响应信号中断响应信号( (输出低电平有效输出低电平有效) )NMI NMI 非屏蔽中断请求非屏蔽中断请求( (输入，上升沿触输入，上升沿

10、触发发) )RESET RESET 复位复位(f wi)(f wi)信号信号( (输入，高电输入，高电平有效平有效) )MN/MX MN/MX 最小最小/ /最大模式控制输入端最大模式控制输入端12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD*HLDA*WR*M/IO*DT/R

11、*DEN*ALE*INTA*TESTREADYRESET8086第15页/共44页第十六页，共44页。12345678910111213141516171819204039383736353433323130292827262524232221GNDA14A13A12A11A10A9A8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCA15A16/S3A17/S4A18/S5A19/S6SS0MN/MXRDHOLD*HLDA*WR*IO/M*DT/R*DEN*ALE*INTA*TESTREADYRESET8088AD0-AD7: 数据数据/低低8位地位地址复用址

12、复用(f yn)线线SS0：状态信号：状态信号IO/M 存储器存储器/地址选择地址选择线线第16页/共44页第十七页，共44页。12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDRQ/GT0*RQ/GT1*LOCKLOCK*S2*S1*S0*QS0*QS1*TESTREADYRESET8

13、086第17页/共44页第十八页，共44页。最小系统总线形成(Intel产品手册推荐(tujin)电路)第18页/共44页第十九页，共44页。RESET TEST HOLD HLDA NMI INTR INTA M / IO WR RD READY CLK RDY1RDY2MN / MX+5V控制总线控制总线地址总线地址总线A19 A0数据总线数据总线D15D0 ALE A19A16 AD15AD 0 DT / R DEN8086CPUSTB 8282OETOE82868284A系统总线系统总线RESEFIF/CPCLK BHE BHE第19页/共44页第二十页，共44页。2、最大系统配置、最

14、大系统配置 除最小系统配置外，需外加总线控制器除最小系统配置外，需外加总线控制器8288对对CPU发出的控制信号进行变换和组合，以获得发出的控制信号进行变换和组合，以获得对存储器、对存储器、I/O端口的读写信号和对锁存器端口的读写信号和对锁存器 8282、总线驱动器、总线驱动器8286的控制信号，另外在多处理器的控制信号，另外在多处理器中还需加入总线仲裁器中还需加入总线仲裁器8289解决解决(jiju)主处理器主处理器和协处理器之间协调工作和对总线的共享控制等和协处理器之间协调工作和对总线的共享控制等问题。问题。第20页/共44页第二十一页，共44页。RESET S2 S1 S0 READY

15、CLK RDY1RDY2MN / MX控制控制(kngzh)总线总线地址总线地址总线A19 A0数据总线数据总线D15D0 A19A16 AD15AD 0 8086CPUSTB 8282OETOE82868284A系统总线系统总线RESEFIF/CPCLK BHE INTA MRDC MWTC IOWC IORCMCE/PDEN CLK AENIOBCENDENDT/RALETEST NMI INTR 8288+5VBHE第21页/共44页第二十二页，共44页。 最小方式下最小方式下8086的的31、30脚提供一组总线脚提供一组总线(zn xin)请求请求/响应信号（响应信号（HOLD、HLD

16、A），），而最大方式下而最大方式下8086的的31、30脚将提供两组总线脚将提供两组总线(zn xin)请求请求/响应信号（响应信号（RQ/GT0、RQ/GT1）。）。第22页/共44页第二十三页，共44页。2）相同之处：）相同之处： 8086的低位地址线与数据线复用，为的低位地址线与数据线复用，为保证地址信号维持足够的时间，需使用保证地址信号维持足够的时间，需使用(shyng)ALE信号将低位地址线锁存（通信号将低位地址线锁存（通过锁存器过锁存器8282），以形成真正的系统地址），以形成真正的系统地址总线；总线； 8086的数据线通过数据收发器的数据线通过数据收发器8286后形成系后形成系统

17、数据总线，以增大统数据总线，以增大(zn d)驱动能力，数据收驱动能力，数据收发器主要由发器主要由DEN和和DT/R两个信号控制。两个信号控制。 第23页/共44页第二十四页，共44页。3.2 8088/8086存储存储(cn ch)组织组织和和I/O组织组织3.2.1 8088/8086存储存储(cn ch)组织组织一、一、 8088/80868088/8086存储空间存储空间(01010110) 56H(01111000) 78H00000H00001H00002H00003H00004H00005HE8000HE8001HFFFFFH8088/8086: AB=20 220=1MB存储单

18、元存储单元(cn ch dn yun)8086: DB=16 （字（字/字节操作）字节操作）8088: DB=8 （字节操作）（字节操作）第24页/共44页第二十五页，共44页。二、 存储器分段(fn dun)分段原因分段原因: 8086有有20根地根地址线，但其内部址线，但其内部可以表示的地址可以表示的地址最 多 只 能最 多 只 能 ( z h nn)是是16位。位。 为 了 能 寻 址为 了 能 寻 址1MB空间，空间，8086对存储器进行逻对存储器进行逻辑分段，每个段辑分段，每个段最大为最大为64KB，最，最小为小为16B（此时最（此时最多多64K个段）。个段）。 连续连续逻辑段逻辑段

19、A段段B段段C段段D段段E段段00000H10000H20000H30000H40000H实际（物理）实际（物理）存储器存储器分离分离部分重叠部分重叠完全完全重叠重叠第25页/共44页第二十六页，共44页。8086物理地址物理地址PA的形成，的形成，其中的其中的16位偏移量也称为位偏移量也称为有有效地址效地址EA(出现在指令中出现在指令中)加法器加法器 段寄存器段寄存器 000015016位偏移量位偏移量01520位物理地址位物理地址019段基址段基址1123H偏移量偏移量13H段基址段基址1124H偏移量偏移量03H存储单元存储单元 物理地址物理地址 11230H 11231H 11232H

20、 1123FH 11240H 11241H 11242H 11243H逻辑地址逻辑地址LA=段基值段基值 ：偏移量偏移量三、存储器的逻辑三、存储器的逻辑(lu j)(lu j)地址和物理地址地址和物理地址第26页/共44页第二十七页，共44页。存储器操作默认段基址可使用段基址 偏移地址取指令 CS IP堆栈操作 SS SP变量 DSCS、ES、SS EA源数据串 DSCS、ES、SS SI目的数据串 ES DI堆栈中的变量 SSCS、ES、DS BP逻辑地址逻辑地址(dzh)来源来源第27页/共44页第二十八页，共44页。n堆栈：后进先出的一段内存堆栈：后进先出的一段内存n栈顶：永远由地址指针

21、栈顶：永远由地址指针(SS：SP)指示指示n栈底：最初始的地址指针栈底：最初始的地址指针(SS：SP)指示处指示处n堆栈深度：最大堆栈深度：最大64KBn堆栈的作用：调用子程序堆栈的作用：调用子程序(或转向中断服务程序或转向中断服务程序)时，把断点及有关时，把断点及有关的寄存器、标志位及时正确的寄存器、标志位及时正确(zhngqu)地保存下来，并保证逐次正地保存下来，并保证逐次正确确(zhngqu)返回返回n堆栈操作指令：入栈指令堆栈操作指令：入栈指令PUSH与出栈指令与出栈指令POPn入入/出栈操作数：是一个字，而不是一个字节出栈操作数：是一个字，而不是一个字节n子程序调用指令或中断响应自动

22、完成时，恢复断点地址则由返回指子程序调用指令或中断响应自动完成时，恢复断点地址则由返回指令（令（RET或或IRET）完成）完成四、四、80868086系统系统(xtng)(xtng)堆栈操作堆栈操作第28页/共44页第二十九页，共44页。 地址地址 内容内容内容内容地址地址 00000H 00001H 00002H 00003H FFFFEH偶地址存储体偶地址存储体512K*8bitA00奇地址存储体奇地址存储体512K*8bitBHE0 FFFFFHBHEA0读读/ /写的字节写的字节00高低两个字节高低两个字节01奇数地址的高位字节奇数地址的高位字节10偶数地址的低位字节偶数地址的低位字节

23、11不传送不传送五、8086存储(cn ch)空间与存储(cn ch)结构第29页/共44页第三十页，共44页。D7 D0D15 D8A0DBAB存储体与总线存储体与总线(zn xin)的的连接连接BHED7 D0奇地址存储体奇地址存储体SEL A18 A0D7 D0偶地址存储体偶地址存储体SEL A18 A0A19 A1第30页/共44页第三十一页，共44页。3.2.2 I/O3.2.2 I/O端口组织端口组织(zzh)(zzh)I/O端口地址：端口地址：80X86系统和外部设备之间进行数据系统和外部设备之间进行数据(shj)传输时，各类信息在接口中将进入不同的寄存传输时，各类信息在接口中将

24、进入不同的寄存器，一般称这些寄存器为器，一般称这些寄存器为I/O端口；每个端口分配一端口；每个端口分配一个地址号，称为端口地址，个地址号，称为端口地址，CPU通过指令对它们进行通过指令对它们进行访问；访问；I/O端口分：数据端口分：数据(shj)端口、状态端口和命端口、状态端口和命令端口。令端口。接口电路占用的接口电路占用的I/O端口有两类编址形式端口有两类编址形式I/O端口独立编址端口独立编址I/O地址空间独立于存储地址空间地址空间独立于存储地址空间如如8086/8088I/O端口与存储器统一编址端口与存储器统一编址它们共享一个地址空间它们共享一个地址空间如如M6800第31页/共44页第三

25、十二页，共44页。内存内存空间空间I/O空间空间FFFFFH0FFFFHn优点：优点：nI/O端口的地址空间独立端口的地址空间独立n控制和地址译码电路相对简单控制和地址译码电路相对简单n专门专门(zhunmn)的的I/O指令使程指令使程序清晰易读序清晰易读n缺点：缺点：nI/O指令没有存储器指令丰富指令没有存储器指令丰富I/OI/O端口独立端口独立(dl)(dl)编址编址80X86CPU80X86CPU最大可用地址最大可用地址总线的低总线的低1616位作为位作为(zuwi)(zuwi)对对8 8位位I/OI/O端端口的寻址线，所以可访口的寻址线，所以可访问的问的8 8位位I/OI/O端口有端口

26、有64K64K个，个，1616位位I/OI/O端口端口32K32K个。个。第32页/共44页第三十三页，共44页。n优点：优点：n不需要不需要(xyo)专门的专门的I/O指指令令nI/O数据存取与存储器数据数据存取与存储器数据存取一样灵活存取一样灵活n缺点：缺点：nI/O端口要占去部分存储器端口要占去部分存储器地址空间地址空间n程序不易阅读（不易分清程序不易阅读（不易分清访存和访问外设）访存和访问外设）内存内存(ni cn)部分部分I/O部分部分(b fen)存储器空间存储器空间00000HFFFFFHI/OI/O端口与存储器统一编址端口与存储器统一编址第33页/共44页第三十四页，共44页。

27、系统的复位和启动操作系统的复位和启动操作存储器读存储器读/ /写总线写总线(zn(zn xin) xin)周期周期I/OI/O读读/ /写总线写总线(zn(zn xin) xin)周期周期最小方式下的总线最小方式下的总线(zn(zn xin) xin)保持保持中断响应操作中断响应操作最大方式的读最大方式的读/ /写总线写总线(zn(zn xin) xin)周周期期第34页/共44页第三十五页，共44页。CLK外外RESET内内RESET三态门输出三态门输出(shch)信号信号一、系统的复位一、系统的复位(f wi)和启和启动操作动操作 系统复位之后再重新启动时，系统复位之后再重新启动时，RESET由高变低，由高变低，经过经过7个时钟周期之后被启动而恢复工作个时钟周期之后被启动而恢复工作(gngzu)，便从内存的便从内存的FFFF0H处开始执行指令。处开始执行指令。第35页/共44页第三十六页，共44页。T4T3T2T1ALECLKA19/S6A16/S3AD15AD0A15A0输出输出(shch)数数据据A19