桂林电子科技大学系统试验报告

1、GUILIN UNIVERSITY OF ELECTRONIC TECHNOLOGY计算机组成系统实验课程设计报告题 目 嵌入式CISC模型计算机设计（B类）院（系）：研究生学院专 业：计算机应用技术学生姓名：周洁学 号：102031129指导教师：陈智勇职 称：副教授2011年05月22日1.1实验题目11.1.1实验的题目11.2实验的具体步骤11.2.1 CISC模型机数据通路框图11.2.2操作控制器的逻借结构框图11.2.3机器指令格式和指令系统11.2.4时序产生器电路21.2.5微程序流程图21.2.6操作控制器单元（即微程序控制器）31.2.7嵌入式CISC模型计算机的顶层电路

2、图51.2.8汇编语言源程序51.2.9机器语言源程序51.2.10机器语言源程序的功能仿貞波形图及结果分析61.2.11故障现象和故障分析61.2.12心得体会61.2.13软件清单71.1实验题目1.1.1实验的题设计一台嵌入式CISC模型计算机（采用左长CPI；周期），并运行能完成一泄功能的机器语言程序进行验证, 程序功能为：输入包含10个整数（8位二进制补码表示）的数组M （不采用RAM）,输出最小负数。（要求采用 P3测试）1.2实验的具体步骤1.2.1 CISC模型机数据通路框图外部时钟 复位信号说明：范例中设汁时，外部时钟信号上边沿有效。1.2.2操作控制器的逻辑结构框图指冬奇存

3、羔IR说明：在T4内形成微指令的微地址，并访问控制存储器，在T2的上边沿到来时，将读出的微指令打入微 指令寄存器，即图中的微命令寄存器和微地址寄存器。1.2.3机器指令格式和指令系统由此可见，本模型机中的指令系统中共有8条基本指令，下表列出了每条指令的格式、汇编符号和指令功 能。助记符号指令格式功能INI Rd10 0 0X XRd将数据存到Rd寄存器0UT1 Rs1111RsX X(Rs) -LEDCMP Rs, Rd10 10RsRd(Rs)-(Rd),锁存 CY 和 ZI,SFINC Rd110 1X XRd(Rd)+1-RdMOV Rd, data10 0 1X XRddata-*Rd

4、dataJMP addr1110XXXXaddr-*PCaddrJB addr10 11XXXX若小于，则addr-*PCaddrMovl Rs, Rd110 0RsRd(Rs) -Rd说明:对Rs和Rd的规定:Rs 或 Rd选立的寄存器00RO01R110R211R3模型机规泄数据的表示采用左点整数补码表示，单字长为8位.其格式如下:76543210符号位尾数1.2.4时序产生器电路TK T2、T3、T4与CLR、Q之间的关系图如下图所示:CLRQrLTLTLmrLTLT111T2T3T4个CPU周期x图一1.2.5微程序流程图微程序控制器的设汁过程为:（1）根据指令格式和指令系统设计所有机

5、器指令的微程序流程图，并确左每条微指令的微地址和后继微地 址：（2）设计微指令格式和微指令代码表：（3）设计地址转移逻辑电路：（4）设汁微程序控制器中的其它逻辑单元电路，包括微地址寄存器、微命令寄存器和控制存储器；（5）设汁微程序控制器的顶层电路（由多个模块组成）。图二CISC模型机中所有机器抬令的微程序流程图126操作控制器单元（即微程序控制器）（1）设计微指令格式和微指令代码表CISC模型机系统使用的微指令采用全水平型微指令，字长为25位，其中微命令字段为17位，P字段为2 位，后继微地址为6位，其格式如下：242322212019 1S 17 1615141312 11109 S 7 6

6、5 4 3 2 1 0LOAD LDPC LDAR LDIR LDR1RS B SI SO ALU.B LDAC LDDR WR CS SW B LED B LDFR Pl P2 )亍继微地址由微指令格式和微程序流程图编写的微指令代码表如下所示，在微指令的代码表中微命令字段从左边到右 代表的微命令信号依次为：LOAD、LDPC、LDAR、LDIR、LDRi、RD_B、RS_B、SI. SO、ALU_B、LDAC、LDDR、WR> CS、 SW B. LED B、 LDFR。微地址微命令字段PlP2P3后继微地址000000111001100100111100000000100000101

7、001011001001011010000100000001110001110010010110000000000000100100000100101111100000001010001011000011011001111100000000000100010001110010011010000000000001001111001100100111100000000110010101000010001101111000000010000101111100110010011110001001111001100100011000100111100000000000011011000001001101

8、1110000010010001110111001100100111100000100110011111000010001000110000000000001001010001111000011110000000000010011010001100100101100000000000011110100011001001011000000000010001110000110010011110000000000(2)设计地址转移逻辑电路地址转移逻辑电路是根据微程序流程图3-2中的棱形框部分及多个分支微地址，利用微地址寄存器的异步 置“1”端，实现微地址的多路转移。由于微地址寄存器中的触发器异步置“

9、1”端低电平有效，与臥4AAO对应的异步置“1”控制信号SE5 SE1的逻彎达式为：(PA5的异步置“1”端SE6实际未使用)SE6二冠 P(3) T4 SE5=(FC+FZ) P(2) T4SE4=I7>P(1) -T4SE3二I6PT4SE2二I5PT41.2.7嵌入式CISC模型计算机的顶层电路1.2.8汇编语言源程序由给岀的题目和设计的指令系统编写相应的汇编语言源程序。算法思想为：采用R1寄存器存放从开关输入的任 意一个整数，R3存放输入的最小负数，R0和R2用于控制循环，用一个循环程序实现如下:M0V1 RO,00HM0V1 R1,OAHM0V1 R2,FFHL1:INI R3

10、INC RORO中的数自加1CMP RO, R1JB L2OUT R2L2: CMP R2,R3JB L3JMP LIMOV2 R3, R2JMP LI将0存入寄存器RO将10存入寄存器RO 将-1存入寄存器R0将输入的数存入R3比较R0和R1的大小若R0小于R1,跳转到L2输岀R2比较R2和R3的大小若R2小于R3,跳转到L3 无条件跳转到L1将R3中的内容移到R2无条件跳转到L11.2.9机器语言源程序根据设讣的指令格式，将汇编语言源程序手工转换成机器语言源程序，并将其设讣到模型机中的ROM中去。 与1.2.8中汇编语言源程序对应的机器语言源程序如下：助记符 地址（十六进制）机器代码功能M

11、0V1 RO, 00H0010010000OOH fR00100000000M0V1 R1,OAH0210010001OAH 一R10300001010M0V1 R2,FFH0410010010FFH - R20511111111L1:INI R30610000011(SW) -R3INC RO0711010000(RO)+1_ROCMP RO, R10810100001(R0)-(Rl)JB L20910110000若小于，L2 一PCOA00001100OUT R20B11111000(R2) -LEDL2: CMP R2, R3OC10101011(R2)-(R3)JB L30D1011

12、0000L3-PC0E00010001JMP LI0F1U00000LI-PC1000000110L3: M0V2 R3,R21111001110(R3) - (R3)JMP LI1211100000Ll-P2.10机器语言源程序的功能仿真波形图及结果分析图四结果分析：输入的整数依次为 81H, 80H, 34H, 88H, 99H, 23H, 12H, 37H, 65H, 86H。 结果输出：80H。il算结果与事实相符，程序正确执行。1.2.11故障现象和故障分析1. 在编译仿真过程中，发现指令寄存器IR中的汇编指令执行步骤发生错误。由于顶层电路的设讣并没有 错误

13、，所以分析应该是R0H里的指令跳转发生错気 后来发现：在ROM器件的VHDL编程发生错误，跳转指令JMP 的跳转地址错误，导致了程序执行步骤的错误。2. 仿真时，输入几个十六进制整数补码，发现输出的执行结果并不是最小负数。后来根据观察仿真波形图 中寄存器R3中存放的负数，可能是因为输入的整数时，并未经过数据总线传送并存放于寄存器R3中。最后分 析得岀故障原因是：每次输入的整数，需要对应IR中的输入指令81H,这样才能够成功输入整数，从而进行整 数之间的比较大小。1.2.12心得体会通过这次实验，我基本上了解了 CISC模型机各个部件的具体工作原理，也对汁算机组成原理有了进一步的 理解掌握。在实

14、验过程中，遇到了一些故障，主要还是对理论的认识不太深刻。在不断的发现问题和解决问题 的过程中，我感觉这次实验不仅让我学到了许多理论知识，同时也让我明白了：不论做什么事，都要认认貞真、 踏踏实实的去做，终究会取得成功。1.2.13软件清单1ALU单元 flit 7 0 BCDOUTC 7 0：>B： 7.OCTr-：SJLZ I 5- S-OSF"1ALU单元LIBRARY IEEE;USE IEEE. STD_L0GIC_1164. ALL;USE IEEE. STD_LOGIC_ARITH ALL;USE IEEE. STD.LOGIC.UNSIGNED ALL;ENTITY

15、 ALU ISPORKA:IN STD_LOGIC_VECTOR(7 DOWNTO 0);B:IN STD_L0GIC_VECT0R(7 DOWNTO 0);SI, SO:IN STD_LOGIC;BCDOUT:OUT STD_L0GIC_VECT0R(7 DOWNTO 0);CY, ZI,SF:OUT STD.LOGIC);END ALU;ARCHITECTURE A OF ALU ISSIGNAL AA,BB,TEMP:STD_L0GIC_VECT0R(8 DOWNTO 0);BEGINPROCESS (SI, SO)BEGINIF(S1= 01 AND SO二'O')TH

16、EYAA二'O'&A;BBU' O' &B;TEMP<=AA-BB;BCDOUT<=TEMP(7 DOWNTO 0);CY<=TEMP(8);IF(TEMP="100000000" OR TEMP二"000000000”)THEN ZI<= r ;ELSEZI<= 0 ；END IF;ELSIF(S1 二'O' AND SO= DTHENBCDOUT<=A-B;IF(A(7)=0，AND B(7)=0，) OR (A(7)= T AND B(7) = 13)THEN

17、IF(A<B)THENCYUi ;ZI<= o'SFUi ;ELSIF (A=B)THENCY<=' O'zi<= r ；SF<=，0* ;ELSECYU' O'ZI<= o'SF<= O'END IF;ELSIF(A(7)= O1) AND (B(7)= D)THENCY<= r ;ZI<= O'SF<=J O'ELSIF(A(7)= T) AND (B(7)= 0>)THENCY<=J O'ZI<= 0,;SF<= r ;END

18、 IF;ELSIF(S1= r AND SOOTHENAAU' O'&A;TEMP<=AA+1；BCDOUT<=TEMP(7 DOWNTO 0);CY<=TEMP(8);IF(TEMP二100000000")THENZI<= r ;ELSEZI<= O'END IF;ELSEBCDOUT<=zOOOOOOOO"CYU' O'ZI<= o'END IF;END PROCESS:END A;2状态条件寄存器单元LDFR FSSFC YFCFZX.A状态条件寄存器单元LIBRARY

19、IEEE;USE IEEE. STD_L0GIC_1164ALL;USE IEEE. STD_LOGIC_ARITH. ALL;USE IEEE. STD_LOGIC_UNSIGNED. ALL;ENTITY LS74 ISPORKLDFR:IN STD.LOGIC; CY,ZI:IN STD.LOGIC;FS,FC,FZ:OUT STD_LOGIC);END LS74;ARCHITECTURE A OF LS74 ISBEGINPROCESS(LDFR)BEGINIF(LDFR，EVENT AND LDFR二'1'THEYFC二CY;FZ<=ZI;FSUSF;END I

20、F;END PROCESS;END A;3暂存寄存器单元LS27329暂存寄存器单元LIBRARY IEEE;USE IEEE. STD_LOGIC_1164ALL;ENTITY LS273 ISPORKD:IN STD_LOGIC_VECTOR(7 DOWNTO 0);CLK:IN STD.LOGIC;O:OUT STD_L0GIC_VECT0R(7 DOWNTO 0);END LS273;ARCHITECTURE A OF LS273 ISBEGINPROCESS(CLK)BEGINIF(CLK EVENT AND CLK二'1)THEN0<=D;END IF;END PRO

21、CESS;END A;43选1数据选择器 MUX31 D 70J:SW.BC5EW匚701NJL E 7 1HE 7en3选1数据选择器MUX3LIBRARY IEEE;USE IEEE. STD_LOGIC_1164. ALL;USE IEEE. STD_LOGIC_ARITH. ALL;USE IEEE. STD.LOGIC.UNSIGNED ALL;ENTITY MUX3 ISPORKID:IN STD_LOGIC_VECTOR(7 DOWNTO 0);SW_B, CS:IN STD.LOGIC;N1,N2:IN STD_L0GIC_VECT0R(7 DOWNTO 0);EW:OUT S

22、TD_L0GIC_VECT0R(7 DOWNTO 0);END MUX3;ARCHITECTURE A OF MUX3 ISBEGINPROCESS(SW_B, CS)BEGINIF(SW_B 二'O') THEN EW<=ID;ELSIF(CS 二'O')THEEW<=N2;ELSEEW<=N1；END IF;END PROCESS;END A;5 5选1数据选择器5选1数据选择器MUX5LIBRARY IEEE;USE IEEE. STD_L0GIC_1164. ALL;ENTITY MUX5 ISPORKC, D, E, F,G:IN S

23、TD.LOGIC;Xl,X2,X3t X4,X5:IN STD_LOGIC_VECTOR(7 DOWNTO 0);W:OUT STD_L0GIC_VECT0R(7 DOWNTO 0);END MUX5;ARCHITECTURE A OF MUX5 ISSIGNAL SEL:STD_L0GIC_VECT0R(3 DOWNTO 0);BEGINSEL二F&E&D&C;PROCESS(SEL)BEGINIF(SEL二"1110") THENW<=X1;ELSIF(SEL=z110D THENW<=X2;ELSIF(SEL="101D

24、THENW<=X3;ELSIF(SELLOUT) THENW<=X4;ELSIF(SEL=z0111D THENW<=X5;ELSENULL;END IF;END PROCESS;END A;6程序计数器单元程序计数器单元PCLIBRARY IEEE;USE IEEE. STD_L0GIC_1164. ALL;USE IEEE. STD_LOGIC_ARITH. ALL;USE IEEE. STD_LOGIC_UNSIGNED. ALL;ENTITY PC ISPORKLOAD, LDPC, CLR:IN STD.LOGIC;D:IN STD_LOGIC_VECTOR(7 D

25、OWNTO 0);O:OUT STD_L0GIC_VECT0R(7 DOWNTO 0);END PC;ARCHITECTURE A OF PC ISSIGNAL QOUT:STD_LOGIC_VECTOR(7 DOWNTO 0);BEGINPROCESS(LDPC,CLR, LOAD)BEGINIF(CLR= Of)THENQOUTUOOOOOOOO"ELSIF(LDPC，EVENT AND LDPC= T) THEN IF (LOAD 二'O') THENQOUT二D; BUS->PCELSEQOUT二QOUT+l; PC+1END IF;END IF;END

26、 PROCESS;OUQOUT;END A;7地址寄存器单元LS2V3nr?U -JL K.地址寄存器单元8主存储器单元ROM16>AK>DR C 了 -D O UT C *7.os-主存储器单元LIBRARY IEEE;2USE IEEE. STD_L0GIC_1164. ALL;USE IEEE. STD_LOGIC_ARITH. ALL;USE IEEE. STD_LOGIC_UNSIGNED. ALL;ENTITY R0M16 ISPORKADDR:IN STD_L0GIC_VECT0R(7 DOWNTO 0); CS:IN STD.LOGIC;DOUT:OUT STD.L

27、OGIC.VECTOR(7 DOWNTO 0) );END ROM16;ARCHITECTURE A OF R0M16 ISBEGIND0UT<=z10010000WN/ZOOOOOOOO/ZWHEN/z1001000rzWHEN /ZOOOO1O1OZ，WHEX /Z1OO1OO1OZ，WHEX "llllllU'WHEN "lOOOOOll'WHEN /z 11010000" WHEN "lOlOOOOlWN /Z1O11OOOOZ，WHEN "00001lOO'WHEX /Z11111OOOZ，WHEN /Z

28、1O1O111OZ，WHEN "lOUOOOO'WHEN "OOOIOOOI'WHEN "lllOOOOO'WHEN "00000110'WHENADDR ADDR ADDR ADDR ADDR ADDR ADDR ADDR ADDR ADDR ADDR ADDR ADDR ADDR ADDR ADDR ADDR"llOOlllO'WHEN ADDR "lllOOOOO'WHEN ADDR "OOOOOllO'WHEN ADDR"00000000"&

29、quot;00000001""00000010""00000011""00000100""oooooior"00000110""00000111""00001000""ooooioor"00001010"少00001011""00001100""00001101""00001110""00001111""00010000&quo

30、t;"00010001""00010010""00010011"ANDANDANDANDANDANDANDANDANDANDANDANDANDANDANDANDANDANDANDANDCSCSCSCSCSCSCSCSCSCSCSCSCSCSCSCSCSCSCSCS'o''o''O''o''o''o''o''o''o''o''o''o''o

31、''o''o''O''O''o''o'9ELSE-M0V1RO,OOHELSEELSEM0V1Rl,OAHELSEELSE-M0V1R2,FFHELSEELSE-IN1R3ELSEINCROELSECMPRO,R1ELSEJB L2ELSEELSEOUT R3ELSECMP R3, R2ELSEJB L3ELSEELSEJB LIELSEELSE-M0V2 R3, R2ELSE-JMP LIELSE"00000000"END A;9指令寄存器单元LS£73指令寄

32、存器单元10时序产生器单元T2:QC L R 3T4MCOUNTER时序产生器单元LIBRARY IEEE;USE IEEE. STD_L0GIC_1164. ALL;USE IEEE. STD_LOGIC_ARITH. ALL;USE IEEE. STD.LOGIC.UNSIGNED ALL;ENTITY COUNTER ISPORKQ, CLR:IN STD.LOGIC;T2,T3,T4:OUT STD_LOGIC);END COUNTER;ARCHITECTURE A OF COUNTER ISSIGNAL X:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGINPRO

33、CESS(Q, CLR)BEGINIF (CLR 二'O') THENT2<= O'T3<= O'T4<= O' x<oo"；ELSIF© EVENT AND Q二'1' )THENX<=X+1;T2<=(N0T X(l) AND X(0);T3<=XAND (NOT X(0);T4<=X(1)AND X(0);END IF;END PROCESS;END A;11微程序控制器单元微程序控制器单元微程序控制器的内部结构11.1地址转移逻辑电路ADDR1 71 &|

34、 pQ L 上1 5S E &1 <S- E. 5r Zr SSEN1 4S- E_ XRXPNP3地址转移逻辑电路LIBRARY IEEE;USE IEEE. STD_L0GIC_1164ALL;ENTITY ADDR ISPORK17,16,15,14:IN STD.LOGIC;FZ, FC, FS, T4, Pl, P2, P3:IN STD.LOGIC;SE6, SE5,SE4, SE3,SE2, SEI:OUT STD.LOGIC );END ADDR;ARCHITECTURE A OF ADDR ISBEGINSE6<=N0T (NOT FS AND P3 AN

35、D T4)Fs二0,跳转SE5<=N0T (NOT FC AND FZ )AND P2 AND T4)FZ二0,跳转SE4<=N0T(I7SE3<=N0T(I6SE2<=N0T(I5SE1<=NOT(I4ANDANDANDANDPlPlPlPlANDANDANDANDT4);T4);T4);T4);END A;11.2微地址寄存器SE5 SE-qSE3SEESEJL"aUA3UAJLUACSEOTZDSD40302DX DOCLK微地址寄存器r-iMMsesI> UAS心.SE3TOT.linn:yci_nntiii广“9 .丫ei RI1MI14

36、、UA2ririCtrn-T=> UA1-ir-inSEO -匚兰一曲匚兰亠Ti> UAOCLK.匚二匕吞艾 1.匚二LpSE2I 、VGC - -<微地址寄存器内部结构J".T2DS (D3 C-vcv-»！D2 C=>vcc7DI C=cc;.DOLIBRARY IEEE;USE IEEE. STD_LOGIC_1164ALL;ENTITY MMM ISPORKSE:IN STD.LOGIC;T2:IN STD.LOGIC;D:IN STD.LOGIC;CLR:IN STD.LOGIC;UA:OUT STD.LOGIC);END MMM;ARCH

37、ITECTURE A OF MMM ISBEGINPROCESS (CLR, SE, T2)BEGINIF(CLR= OTHEN UA<=' O'ELS IF (SE 二'O') THEN UA<= r ;ELSIF(T2' EVENT AND T2= r)THENUA<=D;END 比END PROCESS;END A;11.3微地址转换器微地址转换器LIBRARY IEEE;USE IEEE. STD_LOGIC_1164. ALL;ENTITY Fl ISPORKUA5, UA4, UA3, UA2, UA1, UAO: IN S

38、TD_LOGIC;D:OUT STD_LOGIC_VECTOR(5 DOWNTO 0);END Fl;ARCHITECTURE A OF Fl ISBEGIND(5X=UA5;D(4X=UA4;D(3)<=UA3;D(2X=UA2;D(1X=UA1;D(0) <=UA0;END A;11.4控制存储器CONTROMADDR 5：.0：1 U A 5：.D C JL9. e JOj8控制存储器LIBRARY IEEE;USE IEEE. STD_L0GIC_1164. ALL;USE IEEE. STD_LOGIC_ARITHALL;USE IEEE. STD_LOGIC_UNSIG

39、NED. ALL;ENTITY CONTROM ISPORKADDR:IN STD丄0GIC_VECT0R(5 DOWNTO 0);UA:OUT STD_L0GIC_VECT0R(5 DOWNTO 0);D:OUT STD_L0GIC_VECT0R(19 DOWNTO 0);END CONTROM;ARCHITECTURE A OF CONTROM ISSIGNAL DATAOUT:STD.LOGIC.VECTOR(25 DOWNTO 0);BEGINPROCESS(ADDR)BEGINCASE ADDR ISWHEr000000"=>DATAOUT<=/z1110011

40、0010011110000000010"WHEr000010"=>DATAOUT<=/z10010110010010110100001000"WHEN，/0000ir=>DATAOUT<=z10001110010010110000000000zz;WHEN，/000100'=>DATAOUT<=z1000001001011111000000010r；WHEN，/00010r=>DATA0UT<=/z10000110110011111000000000"00 (02)02 (08)03 (00)04

41、(05)05 (00)-WEN'OOOllODATAOUKlOOOOOlOOlOlllllOOOOOOOlll" WEr0001U"=>DATAOUT<=/z10001110000011110000000000"WHEN，/001000"=>DATAOUT<=/，10001110010011010000000000"WHEN，/00100r=>DATAOUT<=/，U1001100100111100000000ir；WHEN，/001010"=>DATAOUT<="10

42、000100011011110000000100，/;WHEN，/0010ir=>DATAOUT<="1110011001001111000101010r；WHEN，/001100"=>DATAOUT<=/，10001100010011110000000000ZZ;wHErooiior=>DATAouT<=/ioooooioouoiiiioooooiooiozz；WHEN'OOlllODATAOUKlllOOllOOlOOllllOOOOOlOOir；WHEN'OO1111"=>DATAOUT<=Z1

43、0000100010001100000000000"WHEr010010"=>DATAOUT<=/z10001111000011110000000000"WHEN，/0100ir=>DATAOUT<=z01000110010010110000000000zz;WHEN，/01010r=>DATA0UT<=/，01000110010010110000000000"WHEN" 11010r=>DATA0UT<=z 10000110010011110000000000"WHEN OTHERS

44、二DATAOUTU" 10000110010011110000000000；08 (00)09 (03) 0A(04) OB (15)OC (00)0D(12)0E(13) OF (00) 12(00) 13(00) 15(00) 35 (00)CHANGEEND CASE;VA(5 DOWNTO 0)<=DATA0UT(5 DOWNTO 0);D(19 DOWNTO 0)<=DATAOUT(25 DOWNTO 6);END PROCESS;END A;11.5微指令寄存器T2T3TaMCOMMANDP3PlP2LOADUDPCLDARLD I RUDR1LDR2LDR3

45、RO_BRi_BJR2-BR3-BOCXS. OSJLALU_BLDACLDDRWRCS"_BUED_BLDFR微指令寄存器LIBRARY IEEE;USE IEEE. STD_LOGIC_1164ALL;USE IEEE. STD_LOGIC_ARITHALL;USE IEEE. STD_LOGIC_UNSIGNED. ALL;ENTITY MCOMMAND ISPORKT2, T3, T4,13,12, II, 10: IN STD.LOGIC; 0:IN STD_L0GIC_VECT0R(19 DOWNTO 0);P3, Pl, P2,LOAD,LDPC, LDAR, LDIR, LDRO, LDR1,LDR2, LDR3, R0_B, R1_B, R2_B, R3_B, SI, SO, ALU_B, LDAC, LDDR, WR,CS,SW_B,LED_B, LDFR: OUT STD_LOGIC );END MCOMMAND;ARCHITECTURE A OF '(COMMAND ISSIGNAL DATAOUT:STD_LOGIC_VECTOR (19 DOWNTO 0);BEGIN PROCESS(T2)BEGINIF (12? EVENT AND T2= DTHENDATAOUT(19 DOWNT