广东海洋大学数电历年考题+答案

1、.班级： 姓名： 学号： 试题共 8 页 加白纸 2 张密 封 线GDOU-B-11-302广东海洋大学 - 学年第 学期数字电子技术基础课程试题课程号： 16632205考试A卷闭卷考查B卷开卷题 号一二三四五总分阅卷教师各题分数1030103020100实得分数一、填空题（每空1分，共10分）1、（12.7）10=（ ）2（小数点后面取4位有效数字）=（ ）162、如图所示的可编程逻辑阵列电路中，Y1=（ ），Y2=（ ）。3、TS门输出的三种状态为 _、_、_。4、对于JK触发器，若，则构成（ ）触发器，若=1，则构成（ ）触发器。5、若ROM具有10条地址线和8条数据线，则存储容量为（

2、 ）位，可以存储（ ）字节。二、选择题（每题2分，共30分） （1-10为单项选择题）1、对TTL门电路，如果输入端悬空则其等效为（ ）A、逻辑1 B、逻辑0 C、接地 D、任意选择2、n个变量可以构成（）个最小项A、nB、2nC、2nD、2n3、8位DAC转换器，设转换系数k=0.05, 数字01000001转换后的电压值为（）V。A、0.05 B、3.25 C、6.45 D、 0.44、标准与或式是由（）构成的逻辑表达式A、最大项之和 B、最小项之积C、最大项之积 D、最小项之和5、逻辑函数F(A,B,C)=m(1,2,3,6);G(A,B,C)= m(0,2,3,4,5,7)则F和G相“

3、与”的结果是（ ）。A、m2+m3 B、1 C、 D、A+B 6、下列电路中属于组合逻辑电路的是（ ）A、触发器 B、计数器 C、数据选择器 D、寄存器 7、RS触发器的约束条件是（ ）A、RS=0 B、R+S=1 C、RS=1 D、R+S=08、要构成容量为4Kx8的RAM，需容量为256x4的RAM（ ） A、2个 B、4个 C、32个 D、8个 9、四位的移位寄存器,现态为0111,经右移一位后其次态为（ ）A.0011或者1011 B.1111或者1110 C.1011或者1110 D.0011或者111110、5个触发器构成的计数器最大的计数值为（）A、5 B、10 C、32 D、2

4、5 （11-15为多项选择题）11、已知，下列结果正确的是（ ）A、 B、 C、 D、 12、欲使JK触发器按Qn+1=Qn工作，可使JK触发器的输入端为以下哪几种情况？（ ）A、J=K=0 B、J=Q,K= C、J=,K=Q D、J=Q,K=0 13、关于PROM和PAL的结构，以下叙述正确的是（ ）A、PROM的与阵列固定，不可编程B、PROM与阵列、或阵列均不可编程C、PAL与阵列、或阵列均可编程 D、PAL的与阵列可编程14、下列属于模数转换步骤的是（ ） A、采样 B、滤波 C、保持 D、量化15、D/A转换的主要技术指标有（ ） A、分辨率 B、转换精度 C、转换误差 D、转换速度

5、三、计算题（每题5分，共10分）1、用公式化简法化简下列逻辑函数为最简与或形式 （5分）2、用卡诺图化简法将下列函数化简为最简与或形式F（A，B，C，D）=m（1，2，6，9，10，15）+d(0，4，8，12)（8分） 四、分析题（共30分）1、写出如图所示电路的输出Y1、Y2的逻辑函数式。（6分）2、由74LS161组成的电路如图所示，分析电路（6分） （1）画出电路的状态转换图（Q3Q2Q1Q0）；（2）分析电路的功能。（74161的功能见表） 3、分析时序电路，要求通过分析列出驱动方程、状态方程并画出状态转移图，验证是否具备自启动特性。设Q2Q1Q0的初态为001。（10分）Q0 Q1

6、 Q2 4、用555定时器构成多谐振荡器的电路如下，根据输入电压波形画出输出电压波形。5、触发器电路如图所示，写出电路驱动方程和状态方程，并画出Q0和Q1的输出波形，假设初始状态为Q0=Q1=0（6分）六、设计（20分）1、试设计一个检测电路。该电路的输入是一位8421BCD码。当输入的8421BCD码所对应的十进制数符能被5整除时，输出为1，否则输出为0。用与非门实现。（10分） 2、举重比赛中有A、B、C三名裁判，A为主裁，当两名或两名以上裁判（必须包括A在内）认为运动员上举杠铃合格，才能认为成功。（10分）（1） 要求列真值表用与非门电路设计该逻辑电路。（2） 用四选一数据选择器配合适当

7、的门电路设计该逻辑电路。 班级： 姓名： 学号： 试题共 七 页 加白纸 二 张密 封 线GDOU-B-11-302广东海洋大学 学年第 学期课程号：16632205 考试A卷闭卷考查B卷开卷题 号一二三四五六七八九十总分阅卷教师各题分数151010152030100实得分数数字电子技术基础课程试题一、 填空（每空1分，共15分）：1（47.5）10 =（ ）2 =（ ）16 =（ ）8421BCD码 。2十进制数（-14）的反码为 ；补码为 。3数字电路中，存在回差电压的电路是 。4n个变量的最小项共有 个，所有最小项之和为 。5有一编码器其输入端是8个，则其输出端为 。6一个8位数的D/A

8、它的分辨率是 。7写出下列触发器特性方程： SR触发器 ； JK触发器 。8三个JK触发器构成计数器，其最多有效状态为 个；若要组成十进制计数器，则需要 个触发器，它的无效状态有 个。二、判断题：（每小题1分，共10分）（ ）1、OC门和三态门均可实现“线与”功能。（ ）2、余3码 = 8421BCD码 + 0011。（ ）3、时序电路和组合电路都具有记忆性。 （ ）4、一个模为2n的计数器也是一个2n进制的分频器。（ ）5、最基本的数字逻辑关系是与非和或非。（ ）6、计数器和数字比较器同属于时序逻辑电路。（ ）7、移位寄存器必须是同步的时序逻辑电路。（ ）8、由N个触发器组成的寄存器只能寄存

9、N个数码。（ ）9、TTL反相器输入端悬空时，输出端为高电平。（ ）10、RAM是只读存储器的简称。三、单选题（每小题1分，共10分）：1 可编程阵列逻辑PAL，其与逻辑阵列是（ ）， 或逻辑阵列是（ ）。（A）可编程； （B）固定； （C）不确定。2下列所示触发器中属下降沿触发的是（ ）。 （A） （B） （C）3如右图所示CMOS电路，其逻辑功能是（ )。 （A）CMOS异或门； （B）CMOS与非门； （C）CMOS或非门。 4十六路数据选择器应有( )选择控制端。（A）2； （B）4； （C）6 ； （D）8。5如右图真值表，B、C为输入变量，则输入与输出变量是（ ）。BCF00110

10、1011001（A）同或门；（B）异或门；（C）或非门。6在逻辑代数式F=AB中，若B=1，则F=（ ）。 （A）F=0 ；（B）F=A；（C）F=A。7如右图电路完成的是（ ）功能。（A）计数器；（B）左移移位寄存器；（C）右移移位寄存器。8有一计数器，其状态转换图如下所示，则该计数器（ ）。（A）能自启动；（B）不能自启动；（C）不好判断。9如右图所示电路其输出F=（ ）。 （A） （AB）+（CD） ； （B） （A+B）（C+D） ； （C） （AB+CD） 。10在A/D转换过程中，应包含的步骤是（ ）。 （A）采样、量化、编码； （B）保持、编码、译码； （C）采样、保持、译码。四

11、、化简（每小题5分，共15分）：（1）求逻辑函数Y=AB+AC+BC+C D的最简与非式；（2）求逻辑函数Y=(A+BC)(B+C)的最小项之和形式；（3）求逻辑函数Y=m(0,1,3,4,5,6,7,9,13)的最简与或式。五、按要求将所给部件连接成相应的电路。（每小题5分，共20分）1设计一个三人表决电路，结果按“少数服从多数”的原则决定。要求用38译码器74138及门电路实现。2用置零法将同步十六进制计数器74LS163接成十三进制计数器。Q3 Q2 Q1 Q0ET C EP 74LS163 LDCLK RD D3 D2 D1 D08 4 7 2 36 5 13用555定时器接成多谐振荡

12、电路。4试用JK触发器接成D触发器。六、分析下列电路的逻辑功能。（每小题6分，共30分）1有一逻辑电路如右图所示，试写出其输出逻辑表达式。2由74LS153组成的逻辑电路如下图所示，试写出其逻辑表达式。3 已知逻辑函数A、B 和C的真值表如下表所示，试写出它们的逻辑表达式。 4如下电路是由两片同步4位二进制计数器74LS160组成的计数器，试分析这是多少进制的计数器。5由两个三态门组成的逻辑电路如下图所示，试分析其逻辑功能。GDOU-B-11-302广东海洋大学 学年第 学期班级： 姓名： 学号： 共 八 页加白纸 二 张 密 封 线数字电子技术课程试题课程号：16632205 考试A卷闭卷考

13、查B卷开卷题 号一二三四五六七八九十总分阅卷教师各题分数151010152030100实得分数一、填空（每空1分，共15分）：1（71.5）10 =（ ）2 =（ ）16 =（ ）8421BCD码 。2十进制数-13反码为 ；补码为 。3 D触发器的特性方程为 。4最基本的逻辑门电路是 、 、 。5 A/D转换过程要经过 、保持、 和 四个步骤完成。6三个D触发器构成计数器，最多有效状态为 ；若要成十进制计数器，则需要 个触发器，它的无效状态有 个。二、判断题：（每小题1分，共10分）（ ）1PAL逻辑器件的与阵列和或阵列均可编程。 （ ）28421BCD码 = 余3码1100 。（ ）3TT

14、L反相器输入端悬空时，输入端相当于接高电平。（ ）4一个模十的计数器也是一个十分频器。（ ）5OD门和三态门均可实现“线与”功能。（ ）6计数器和数字比较器同属于时序逻辑电路。（ ）7数码寄存器必须是同步的时序逻辑电路。（ ）8将N个触发器可构成N进制的扭环形计数器。（ ）9N进制编码器的输入与输出端数目满足n2n关系。（ ）10ROM是只读存储器的简称。三、选择题：（每小题1分，共10分）1可编程逻辑阵列PLA中，PLA的与阵列是（ ），或阵列是（ ）。 （A）可编程 （B）固定 （C）不确定2已知某二变量输入逻辑门的输入 A、B及输出Y的波形如下，试判断其为何种逻辑门的功能。（ ）Y（A）

15、与非门；（B）或非门；（C）与门；（D）异或门。3十六路数据选择器应有( )选择控制端。（A）2； （B）4； （C）6 ； （D）8。4如右图真值表，B、C为输入变量，则输入与输出变量是（ ）。BCF001101010110（A）异或门；（B）同或门；（C）或非门。5如右图电路所示，其逻辑功能是（ ）。（A）计数器；（B）右移移位寄存器；（C）左移移位寄存器。6如右图所示CMOS电路，其逻辑功能是（ )。 （A）CMOS与非门； （B）CMOS或非门； （C）CMOS异或门。7有一计数器，其状态转换图如下所示，则该计数器（ ）。（A）能自启动；（B）不能自启动；（C）不好判断。8有门电路如右

16、图所示，则其输出Z的逻辑表达式为（ ）。 （A）Z=（AB）； （B）Z=（A+B）； （C）Z=0。9下列所示触发器中属上降沿触发的是（ ）。 （A） （B） （C）10在逻辑代数式F=AB中，若B=0，则F=（ ）。 （A）F=A ；（B）F=A；（C）F=0。四、化简（每小题5分，共15分）1求逻辑函数F= A B+（A+B）C+BCD 的最简与非式；2求逻辑函数F=AB +AC(B+C D )的最小项之和形式；3求逻辑函数Y=m(0,2,3,5,7,8,10,11,13,15)的最简与或式。五、按要求将所给部件连接成相应的电路。（每小题5分，共20分）1 用置零法将同步十进制计数器74

17、LS160芯片构成七进制计数器。Q3 Q2 Q1 Q0ET C EP 74LS160 LDCLK RD D3 D2 D1 D02试用D触发器接成T触发器。9 4 7 2 36 5 13用右图的555定时器接成单稳态触发电路。4设计一个三人表决电路，结果按“少数服从多数”的原则决定。要求用八选一数据选择器CT54LS151实现。六、分析下列电路的逻辑功能。（每小题6分，共30分）1写出如下组合逻辑电路输出的最简与或式： 2已知逻辑函数Si 和Ci的真值表如表1所示，试写出Si和Ci的逻辑表达式。 表1 3有一逻辑电路如下图所示，试写出其输出逻辑表达式。 4如下电路是由两片同步4位二进制计数器74

18、LS163组成的计数器，试分析这是几进制的计数器。5由74LS153组成的逻辑电路如下图所示，试写出其最简与或式。GDOU-B-11-302班级： 姓名： 学号： 试题共7 页 加白纸 2 张 密 封 线广东海洋大学 20 20 学年第 学期 数字电子技术基础 课程试题课程号：16632205考试A卷闭卷考查B卷开卷题 号一二三四五六七八九十总分阅卷教师各题分数10102060100实得分数一、填空（每空1分，共10分）1、二进制数（+0110000）2的原码为（ ）、反码为（ ）、补码为（ ）。2、逻辑代数中的三种基本运算是（ ）、（ ）、（ ）。3、如果采用二进制代码为100份文件顺序编码

19、，最少需要用（ ）位。4、逻辑函数式A1的值为（ ）。5、逻辑函数式的最小项之和的形式是（ ）。6、二进制数（1010.001）2等值的十进制数是（ ）。二、单项选择题（每题1分，共10分）1、下面哪种A/D转换器的转换速度最快（ ）。（a）并联比较型 ,（b）逐次渐进型, （c）双积分型 ,（d）倒T型2、若两个逻辑式相等，则它们的对偶式（ ）。（a）不一定相等,（b）都等于1,（c）都等于0,（d）一定相等3、正逻辑的低电平表示为（ ）。（注：本试卷其他题目均采用正逻辑。）（a）1,（b）0,（c）原变量,（d）反变量4、三态门电路的输出可以为高电平、低电平及（ ）。（a）0,（b）1,（

20、c）高阻态,（d）不定态5随着计数脉冲的不断输入而作递增计数的计数器是（ ）。（a）加法计数器,（b）减法计数器,（c）可逆计数器,（d）寄存器6、TTL输入端的悬空状态和接（ ）是等效的。（a）逻辑1（b）逻辑0，（c）电容，（d）电感7、TTL集成数字芯片，驱动大负载电流时，用输出（ ）去驱动。（a）高电平,（b）低电平,（c）电感,（d）电容8、米里（Mealy）型电路的输出不仅与当时的输入有关，而且与（ ）的状态有关。（a）存储器（b）计数器,（c）可逆计数器,（d）分频器9、（ ）构成的多谐振荡器的稳定度最高。（a）555定时器,（b）环形振荡电路,（c）由施密特触发器,（d）反馈回

21、路接入石英晶体振荡器10、（ ）又叫做多路（转换）开关。（a）译码器,（b）编码器,（c）数据选择器,（d）寄存器三、简单问答题（每题5分，共20分）1、化简具有无关项的逻辑函数： 2、已知逻辑函数式Y1和Y2的真值表如表1所示，要求写出Y1和Y2的逻辑函数式。表1A B CY1 Y20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 01 11 00 11 03、电路使用的元件如图所示，画出输出电压的波形，并指出电路完成的功能。4、用二进制补码计算23-11=？9-12=？。四、综合题（共60分）1、分析图中给出的计数器电路。回答74163本

22、身是几进制的计数器芯片？如图连接后，说明P=1和 P=0时各为几进制。(6分)2、用与非门设计四变量的多数表决电路。当输入变量A、B、C、D有3个或3个以上为1时输出为1，输入为其他状态时输出为0。（8分）3、试用3线8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，并画出逻辑原理图。（7分）4、555定时器的连接如图所示，请问该电路连接成了具有什么功能的电路。仅有一个触发脉冲时候的电路的Vc、Vo波形如图所示，如果再给一个触发脉冲如虚线所示，请画出此时的Vc、Vo波形。（5分）5、如图所示，已知G1和G2为74LS系列OC输出结构的与非门，输出管截止时的漏电流最大值为IOH(ma

23、x)=100uA，低电平输出电流最大值为IOL(max)=8mA，这时输出的低电平为VOL(max)=0.4V。G3、G4、G5是74LS系列的或非门，它们高电平输入电流最大值为IIH(max)=20uA，低电平输入电流最大值为IIL(max)=-0.4mA。给定VCC=5V，要求满足VOH3.4V,VOL0.4V,试求RL取值的允许范围。（6分）6、分析下面的时序逻辑电路，写出驱动方程、状态方程、输出方程。（8分）7、如下图所示，计算G1的输出端最多可以驱动多少个同样的反相器。已知图中TTL反相器的高电平输入电流IIH=40u A,低电平输入电流IIL=-1毫安，VOH=3.6V时允许的最大

24、输出电流IOH（max）=-0.4毫安,VOL=0.2V时允许的最大输出电流IOL（max）=12毫安。（6分）8、用四选一数据选择器实现逻辑关系。已知四选一数据选择器在S=1时的逻辑功能表达式为：。（8分）9、（共6分）（1）图9-1已知CMOS边沿触发方式JK触发器各输入端的电压波形如图所示，试画出端对应的电压波形。（2）图9-2写出电路的次态函数（即与现态和输入变量之间的函数式），并画出在给定信号的作用下Q3的电压波形。假定各触发器的初始状态均为Q=0。图9-1 图9-2GDOU-B-11-302班级： 姓名： 学号： 试题共 7 页 加白纸 2 张 密 封 线广东海洋大学 20 20

25、学年第 学期 数字电子技术基础 课程试题课程号：16632205考试A卷闭卷考查B卷开卷题 号一二三四五六七八九十总分阅卷教师各题分数10102060100实得分数一、填空（每空1分，共10分）1、如果采用二进制代码为200份文件顺序编码，最少需要用（ ）位。2、和二进制数（1010.01）2等值的十进制数是（ ）。3、二进制数（+0000110）2的原码为（ ）、反码为（ ）、补码为（ ）。4、逻辑函数式A0的值为（ ）。5、逻辑函数式的最小项之和的形式是（ ）。6、逻辑代数中的三种基本运算是（ ）、（ ）、（ ）。二、单项选择题（每题1分，共10分）1、TTL输入端的悬空状态和接（ ）是等

26、效的。（a）逻辑1（b）逻辑0，（c）电容，（d）电感2、TTL集成数字芯片，驱动大负载电流时，用输出（ ）去驱动。（a）高电平,（b）低电平,（c）电感,（d）电容3、米里（Mealy）型电路的输出不仅与当时的输入有关，而且与（ ）的状态有关。（a）存储器（b）计数器,（c）可逆计数器,（d）分频器4、（ ）构成的多谐振荡器的稳定度最高。（a）555定时器,（b）环形振荡电路,（c）由施密特触发器,（d）反馈回路接入石英晶体振荡器5、（ ）又叫做多路（转换）开关。（a）译码器,（b）编码器,（c）数据选择器,（d）寄存器6、下面哪种转换器属于D/A转换器（ ）。（a）并联比较型 ,（b）逐次

27、渐进型, （c）双积分型 ,（d）倒T型7、若两个逻辑式相等，则它们的对偶式（ ）。（a）不一定相等,（b）都等于1,（c）都等于0,（d）一定相等8、n位逐次渐近型A/D转换器完成一次转换需要（ ）个CLK周期。（a）n,（b）n+1,（c）n+2,（d）n+39、三态门电路的输出可以为高电平、低电平及（ ）。（a）0,（b）1,（c）高阻态,（d）不定态10随着计数脉冲的不断输入而作递减计数的计数器是（ ）。（a）加法计数器,（b）减法计数器,（c）可逆计数器,（d）寄存器三、简单问答题（每题5分，共20分）1、化简具有无关项的逻辑函数： 2、电路使用的元件如图所示，画出输出电压的波形，并

28、指出电路完成的功能。3、已知逻辑函数式Y1和Y2的真值表如表1所示，要求写出Y1和Y2的逻辑函数式。表1A B CY1 Y20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 00 11 10 01 11 00 11 04、用二进制补码计算23-11=？9-12=？。四、综合题（共60分）1、用触发器和门电路设计一个三人抢答电路。每个抢答者和裁判员各控制一个按钮。抢答开始后首先按下按键者将他控制的一个触发器置1，以后其他人按下按钮不再能将所控制的触发器置1。开始抢答以前，裁判应按动按钮将三个触发器全部置0。（7分）2、分析图a中给出的计数器电路。回答74160本

29、身是几进制的计数器芯片？如图a连接后，说明P=1和 P=0时各为几进制。（6分） 图a3、试用3线8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，并画出逻辑原理图。（7分）4、（共6分）（1）图（1）中，已知CMOS边沿触发方式JK触发器各输入端的电压波形如图所示，试画出端对应的电压波形。（2）图（2）中，写出电路的次态函数（即与现态和输入变量之间的函数式），并画出在给定信号的作用下Q3的电压波形。假定各触发器的初始状态均为Q=0。图（1） 图（2）5、由555定时器接成的单稳态触发器如图所示，试画出和触发信号对应的V0波形，并计算输出电压V0的脉宽tw。图中R1=10千欧，C=

30、100uF。（6分）6、如图所示，已知G1和G2为74LS系列OC输出结构的与非门，输出管截止时的漏电流最大值为IOH(max)=100uA，低电平输出电流最大值为IOL(max)=8mA，这时输出的低电平为VOL(max)=0.4V。G3、G4、G5是74LS系列的或非门，它们高电平输入电流最大值为IIH(max)=20uA，低电平输入电流最大值为IIL(max)=-0.4mA。给定VCC=5V，要求满足VOH3.4V,VOL0.4V,试求RL取值的允许范围。（6分）7、分析下面的时序逻辑电路，写出驱动方程、状态方程、输出方程。（8分）8、如下图所示，计算G1的输出端最多可以驱动多少个同样的

31、反相器。已知图中TTL反相器的高电平输入电流IIH=40u A,低电平输入电流IIL=-1毫安，VOH=3.6V时允许的最大输出电流IOH（max）=-0.4毫安,VOL=0.2V时允许的最大输出电流IOL（max）=12毫安。（6分）9、用四选一数据选择器实现逻辑关系。已知四选一数据选择器在S=1时的逻辑功能表达式为：。（8分）GDOU-B-11-302班级： 姓名： 学号： 试题共 五 页 加白纸 二 张密 封 线广东海洋大学 20 20 学年第 学期数字电子技术基础课程试题课程号：16632205考试A卷闭卷考查B卷开卷题 号一二三四五六总分阅卷教师各题分数10202020525100实

32、得分数一、判断题（对的打“”，错的打“×”，每小题一分。共10分）（ ）1、OC门的输出接在一起可实现线与。（ ）2、单稳态触发器的输出脉冲宽度大于输入脉冲宽度。（ ）3、编码器的输出端比输入端多。（ ）4、电平触发的触发器存在 “空翻”现象。（ ）5、通常用T（或改接后）触发器构成同步二进制计数器。（ ）6、n变量的全部最小项之和为0。（ ）7、。（ ）8、。（ ）9、可编程逻辑器件（PLD）的逻辑功能是由用户通过对器件编程来设定。（ ）10、非方波信号经施密特触发器后变为方波信号。二、填空题（每空2分。共20分）1、（35）10=（ ）2。2、（0101）余3码=（ ）10。3、写出右图所示电路的输出状态。4、mi和mj（ij）为两个最小项，则mi×mj=（ ）。5、=（ ）。6、n位二进制译码器有（ ）个输出端。7、（-24）10=（ ）补码（用八位二进制码表示）。8、ROM由地地址译码器、（ ）和输出缓冲器等组成。9、=（ ）。10、半导体存储器的容量为1k×4位，则该存储器有（ ）个地址。三、选