2022年《数字电路与系统》期末试卷

1、优秀学习资料欢迎下载北京理工大学珠海学院2008 2009 学年第二学期数字电路与系统期末试卷（b）诚信声明考场是严肃的，作弊是可耻的，对作弊人的处分是严厉的。我承诺遵守考场纪律，不存在抄袭及其它违纪行为。考生（承诺人）签字：专业：班级：学号：适用年级专业：20xx 级信息工程 /自动化 /微电子试卷说明： 闭卷，考试时间120 分钟题号一二三四五六总分得分一、填空题（每空 1分，共 20分） 【得分：】18421bcd 码(10111010)8421bcd表示的是十进制数 ( )10。2描述逻辑函数的常用方法有，和。3三态门的三种输出状态是：，和状态。4cmos 反相器的工作管采用管，负载管

2、采用管。5jk触发器当时钟到来时，如果j=1，k=1，触发器的状态将。6ttl 与非门中，扇出数是反映的指标。平均传输延迟时间的定义是。7普通编码器和优先编码器的区别是。8计数器按计数脉冲输入方式分为和。9gal电路的主要由和两大部分组成。10用vhdl 语言描述电路时， 基本结构由和两部分组成。二、选择题（每小题 2分, 共10分） 【得分：】1将十进制数 13.25 转换成二进制数为 ( ) (a)1011.01 (b)1011.1 (c)1101.1 (d)1101.01 2双向数据总线可以采用 ( )构成。(a) 译码器 (b)三态门 (c)oc门 (d)编码器3一个 60 进制计数器

3、的时钟脉冲频率是360khz ，则它的进位输出脉冲频率是( )。(a)6khz (b)36khz (c)60khz (d)360khz 4电路的稳定的输出信号不仅与该时刻电路的输入信号有关，而且还与电路过去的状态有关，这类数字电路称为( )电路。精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 1 页，共 6 页 - - - - - - - - -精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 1 页，共 6 页 - - - - - - - - -优秀学习资料欢迎下载(a) 时序逻辑 (b)组合逻辑 (c)同

4、步逻辑 (d) 异步逻辑5有 n 级触发器组成计数器，其最大计数模是( )。(a)n (b)2n (c)n2 (d)2n 三、逻辑函数化简（每小题4 分, 共 12 分） 【得分：】1已知： n1=-1101，n2=-1010，n补=n1-n2补，求 n补，n，结果用真值表示，要求计算过程。2用代数化简法化简函数3将下列逻辑函数用卡诺图法化简为最简与或表达式。f(a,b,c,d)m(1,3,7,9,13,15)d(2,6,10,14)四、电路分析与设计 ( 共 18 分) 【得分：】1根据图中的边沿触发器电路和已知的输入波形a，画出各触发器输出的波形, 设 q1 、q2的初始状态都为 0。(6

5、 分) cp1 1d q1 cp精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 2 页，共 6 页 - - - - - - - - -精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 2 页，共 6 页 - - - - - - - - -优秀学习资料欢迎下载2采用或非门设计组合逻辑电路，实现下列逻辑函数，画出逻辑图。(6 分) )14,13,12,11,7,5 ,2, 1(),(mdcbaf3用与非门设计一个三变量的多数表决器，表决通过输出1，否则输出 0。(6 分) 五、综合题（共10 分） 【得分：】试用

6、图示的 3 线-8 线译码器 74ls138和必要的门电路产生如下多输出逻辑函数，要求(1) 写出分析过程； (2) 在给定的逻辑符号图上完成最终电路图。(10 分) cbcbycacaycaacbay321精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 3 页，共 6 页 - - - - - - - - -精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 3 页，共 6 页 - - - - - - - - -优秀学习资料欢迎下载六、电路设计（共30 分） 【得分：】1分析下图的功能： ( 共 20 分) (

7、1) 写出驱动方程、状态方程和输出方程(8 分) (2) 列出状态转换表，画出状态转换图。(8 分) (3) 画出各触发器的输出波形图(4 分) 精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 4 页，共 6 页 - - - - - - - - -精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 4 页，共 6 页 - - - - - - - - -优秀学习资料欢迎下载2采用集成 4 位二进制同步计数器ct74161(可添加必要的门电路 )，设计一个 12 进制计数器； ct74161如图，rd ：异步清零，

8、 ld ：同步预置， ct 、cp ：控制端， c：进位。 (10 分) 要求：按照下列给定的状态转移表计数，设计12 进制计数器，画出该计数器的逻辑图。ct74161功能表输入输出drldetepcp q0q1q2q3q0q1q2q30 0 0 0 01 0 d0d1d2d3d0 d1 d2 d31 1 1 1 计数1 1 0 触发器保持c=01 1 1 0 保持ctcp r dd3 d2 d1d0ct74161 cp q3q2q1 q0ld c 精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 5 页，共 6 页 - - - - - - - - -精品学习资料 可选择p d f - - - - - - - - - - - - - - 第 5 页，共 6 页 - - - - - - - - -优秀学习资料欢迎下载q3q2q1q00 0 0 0 0 0 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 1 1 1 1 0 0 0 1 0 1 0 1 0 1 1 1 1 0 0 1 1 1 0 1 1 1 1 精品学习资料 可选择