第七章：组合逻辑电路

1、电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路电电路路与与 电电 子子 技技 术术 主要内容：主要内容：组合逻辑电路分析组合逻辑电路分析常用集成组合逻辑电路常用集成组合逻辑电路组合电路中的竞争冒险组合电路中的竞争冒险第三篇第三篇 数字电子技术数字电子技术电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路逻辑电路逻辑电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输入有关外还与原状态关外还与原状态 有关有关第一节第一节 组合逻辑电路概述组合逻辑电路概述电电路路与与 电电 子子 技技 术术 第7章

2、 组合逻辑电路一、组合逻辑电路的特点一、组合逻辑电路的特点: : 电路任一时刻的输出状态只决定于该时刻各输入电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关状态的组合，而与电路的原状态无关。 组合电路就是由门电路组合而成，电路中没有记组合电路就是由门电路组合而成，电路中没有记忆单元，没有反馈通路。忆单元，没有反馈通路。每一个输出变量是全部每一个输出变量是全部或部分输入变量的函数：或部分输入变量的函数：L1 1= =f1 1（A1 1、A2 2、Ai）L2 2= =f2 2（A1 1、A2 2、Ai） Lj= =fj（A1 1、A2 2、Ai） 组合组合逻辑逻辑电路电路

3、A1A2AiL1L2Lj第一节第一节 组合逻辑电路概述组合逻辑电路概述电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路二、二、组合电路的基本分析方法组合电路的基本分析方法1、分析步骤分析步骤逻辑图逻辑图逻辑表达式逻辑表达式化简化简真值表真值表说明功能说明功能2、分析目的、分析目的(1) 确定输入变量不同取值时功能是否满足要求；确定输入变量不同取值时功能是否满足要求；(3) 得到输出函数的标准与或表达式，以便用得到输出函数的标准与或表达式，以便用 MSI、 LSI 实现；实现；(4) 得到其功能的逻辑描述，以便用于包括该电路的得到其功能的逻辑描述，以便用于包括该电路的 系统分析。系统分

4、析。(2) 变换电路的结构形式变换电路的结构形式( (如：如：与或与或 与非与非-与非与非)；电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路3、分析举例分析举例 例例 分析图中所示电路的逻辑功能分析图中所示电路的逻辑功能CABCBABCAABCY CBAABC CBAABC 表达式表达式真值表真值表A B CY0 0 00 0 10 1 00 1 1A B CY1 0 01 0 11 1 01 1 111000000功能功能判断输入信号极性是否相同的电路判断输入信号极性是否相同的电路 符合电路符合电路YABC&1 解解 电电路路与与 电电 子子 技技 术术 第7章 组合逻辑

5、电路 例例 写出图中所示电路的逻辑表达式，说明其功能写出图中所示电路的逻辑表达式，说明其功能ABY1111 解解 1. 逐级写出输出逻辑表达式逐级写出输出逻辑表达式BA BAA BAB BABBAAY 2. 化简化简)(BABBAAY BAAB 3. 列真值表列真值表BA Y0 00 11 01 110014. 功能功能 输入信号相同时输入信号相同时输出为输出为1，否则为，否则为0 同或同或。电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路三、三、组合电路的基本设计方法组合电路的基本设计方法1、设计步骤设计步骤逻辑抽象逻辑抽象列真值表列真值表写表达式写表达式化简或变换化简或变换画逻辑

6、图画逻辑图逻辑抽象：逻辑抽象：（1）根据）根据因果关系因果关系确定输入、输出变量确定输入、输出变量（2）状态赋值状态赋值 用用 0 和和 1 表示信号的不同状态表示信号的不同状态（3）根据功能要求列出）根据功能要求列出真值表真值表 根据所用元器件根据所用元器件( (分立元件分立元件 或或 集成芯片集成芯片) )的情况的情况将函数式进行化简或变换。将函数式进行化简或变换。化简或变换：化简或变换：电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路（1）设定变量：）设定变量：*设计举例设计举例 例例 设计一个表决电路，要求输出信号的电平设计一个表决电路，要求输出信号的电平与三个输入信号中的多

7、数电平一致。与三个输入信号中的多数电平一致。 解解 输入输入 A、B、C ， 输出输出 Y（2）状态赋值：）状态赋值：A、B、C = 0 表示表示 输入信号为低电平输入信号为低电平Y = 0 表示表示 输入信号中多数为低电平输入信号中多数为低电平1. 逻辑抽象逻辑抽象A、B、C = 1 表示表示 输入信号为高电平输入信号为高电平Y = 1 表示表示 输入信号中多数为高电平输入信号中多数为高电平电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路2. 列真值表列真值表ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101113. 写输出表达式并

8、化简写输出表达式并化简ABCCABCBABCAY 最简与或式最简与或式最简与非最简与非-与非式与非式ABACBCY ABACBC CABCBABC ABACBC 电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路4. 画逻辑图画逻辑图 用与门和或门实现用与门和或门实现ABACBCY ABYC&ABBC1&AC 用与非门实现用与非门实现 ABACBCY &电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路 例例 设计一个举重裁判电路。在一名主裁判设计一个举重裁判电路。在一名主裁判(A) 和和两名副裁判两名副裁判 (B、C) 中，必须有两人以上中，必须有两人

9、以上( (必有主裁必有主裁判判) )认定运动员的动作合格，试举才算成功。认定运动员的动作合格，试举才算成功。ABCY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100000111 解解 1. 逻辑抽象逻辑抽象输入变量：输入变量：1 同意同意0 不同意不同意输出变量：输出变量：A（主主）B（副副）C（副副）Y（是否合格是否合格）1 是是0 否否2. 列真值表列真值表电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路3.3.写函数式并化简写函数式并化简ABCCABCBAY 卡诺图化简卡诺图化简ABC010001 11 1011010000ACABY ABY

10、&C&14. 画逻辑图画逻辑图电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路 例例 设计一个监视交通信号灯工作状态的逻辑电设计一个监视交通信号灯工作状态的逻辑电路。正常情况下，红、黄、绿灯只有一个亮，否则视路。正常情况下，红、黄、绿灯只有一个亮，否则视为故障状态，发出报警信号，提醒有关人员修理。为故障状态，发出报警信号，提醒有关人员修理。 解解 1. 逻辑抽象逻辑抽象输入变量：输入变量：1 - 亮亮0 - 灭灭输出变量：输出变量：R（红红）Y（黄黄）G（绿绿）Z（有无故障有无故障）1 - 有有0 - 无无列真值表列真值表R Y GZ0 0 00 0 10 1 00

11、1 11 0 01 0 11 1 01 1 1100101112. 卡诺图化简卡诺图化简RYG0100 01 11 1011111YGRGRYGYRZ 电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路YGRGRYGYRZ 3. 画逻辑图画逻辑图&1111RGYZ电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路第二节第二节 常用的组合逻辑电路常用的组合逻辑电路7.2.1 编码器编码器（Encoder）编码：编码： 用文字、符号或者数字表示特定对象的过程用文字、符号或者数字表示特定对象的过程（用二进制代码表示不同事物）（用二进制代码表示不同事物）二进制编码器二进制编码器

12、二二十进制编码器十进制编码器分类：分类：普通编码器普通编码器优先编码器优先编码器2nn104或或Y1I1Y2YmI2In代代码码输输出出信信息息输输入入编编 码码 器器 框框 图图电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路2n m7种情况需几位二种情况需几位二进制码表示？进制码表示？9种种呢？呢？电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路一、二进制编码器一、二进制编码器用用 n 位二进制代码对位二进制代码对 N = 2n 个信号进行编码的电路个信号进行编码的电路1. 3 位二进制编码器位二进制编码器(8 线线- 3 线线)编码表编码表函函数数式式Y2 = I4

13、+ I5 + I6 + I7Y1 = I2 + I3+ I6 + I7Y0 = I1 + I3+ I5 + I7输输入入输输出出 I0 I7 是一组互相排斥的输入变量，是一组互相排斥的输入变量，任何时刻只能有一个端输入有效信任何时刻只能有一个端输入有效信号。所以真值表只有八种组合。号。所以真值表只有八种组合。输输 入入输输 出出0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1Y2 Y1 Y0I0I1I2I3I4I5I6I73 位位二进制二进制编码器编码器I0I1I6I7Y2Y1Y0I2I4I5I3电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路函数式函

14、数式逻辑图逻辑图 用用或门或门实现实现 用用与非门与非门实现实现76542IIIIY 76321IIIIY 75310IIIIY 7654IIII 7632IIII 7531IIII Y2 Y1 Y0111I7 I6 I5 I4 I3I2 I1I0 &Y2 Y1 Y04567IIII23II01II注意：注意：I0的编码为隐含，即的编码为隐含，即I1I7均为无效时，均为无效时， 编码器的输出就是编码器的输出就是I0的输出。的输出。电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路优先编码：优先编码：允许几个信号同时输入，但只对优先级别最高允许几个信号同时输入，但只对优先级别最高

15、的进行编码。的进行编码。优先顺序：优先顺序：I7 I0编码表编码表输输 入入输输 出出 I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 1 1 1 1 0 1 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 0函数式函数式二、二、3 位二进制优先编码器位二进制优先编码器45672IIIIY 245345671 IIIIIIIIY 12463465670 IIIIIIIIIIY 电电路路与与 电电 子子 技技 术术

16、第7章 组合逻辑电路输入输入输出输出为原为原变量变量逻逻辑辑图图输输入入输输出出为为低低电电平平有有效效Y2Y1Y0111&1111111111117I6I5I4I3I2I1I0I1112Y1Y0YI7I6I5I4I3I2I1I0电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路三、三、 集成集成 8 线线 3 线优先编码器线优先编码器 - 74LS148引脚排列图引脚排列图功能示意图功能示意图输入选通控制端输入选通控制端1 SY 允许允许编码输出编码输出 0EXY输出输出有效有效编码编码VCC 地地1324567816 15 14 13 12 11 10974LS148I0

17、I1 I3 I2 I4 I5 I6 Y0 Y1 Y2 STYEX YS I7 74LS148I0 I1 I2 I3 I4 I5 I6 ST I7 Y1 Y2 Y0 YS YEX = 0ST芯片芯片允许允许编码编码输出标志位输出标志位注意：注意：YS和和ST相相配合可以实现多片配合可以实现多片编码器的级联。编码器的级联。电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路输 入输 出ST01234567 IIIIIIII012 YYYEXYSY10000000001 1 1 1 1 1 1 1 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 1 1 1 1 1 0 1 1 1

18、1 1 1 0 1 1 1 1 1 1 1 01 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 11 00 10 10 10 10 10 10 10 1集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的真值表的真值表输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路三位优先编码器的级联三位优先编码器的级联 (两片两片8 线线 3 线线16线线- 4线线)I0I7I8I15Y0 Y1 Y2 Y3 74L

19、S148I7 I6 I5 I4 I3 I2 I1 Y2 Y1 Y0 YS YEX ST高位高位I0 0 174LS148I7 I6 I5 I4 I3 I2 I1 Y2 Y1 Y0 YS YEX ST低位低位I0 YEX &0工作工作禁止禁止 1 1 1 1 1 10禁止禁止工作工作 0 1 1 1 1该电路输入低电平有效，输出高电平有效该电路输入低电平有效，输出高电平有效(即原码输出）即原码输出）电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路7.2.2 译码器译码器（Decoder）编码的逆过程，将二进制代码翻译为原来的含义。编码的逆过程，将二进制代码翻译为原来的含义。即将

20、每一组输入的二进制代码译成相应特定的输出高、即将每一组输入的二进制代码译成相应特定的输出高、低电平信号。低电平信号。一、二进制译码器一、二进制译码器 (Binary Decoder) 输入输入 n 位二位二进制代码进制代码如：如： 2 线线 4 线译码器线译码器 3 线线 8 线译码器线译码器4 线线 16 线译码器线译码器A0Y0A1An-1Y1Ym-1二进制二进制译码器译码器输出输出 m 个个信号信号 m = 2n电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路1、3位二进制译码器位二进制译码器 ( 3 线线 8 线线)真值表真值表函数式函数式0127AAAY 0120AAAY

21、0121AAAY 0122AAAY 0123AAAY 0124AAAY 0125AAAY 0126AAAY A0Y0A1A2Y1Y73 位位二进制二进制译码器译码器012 AAA01234567 YYYYYYYY0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1电电路路与与 电电 子子 技技 术术 第7章 组合逻

22、辑电路3 线线 - 8 线译码器逻辑图线译码器逻辑图000 输出低电平有效输出低电平有效工作原理：工作原理：11111101&Y7&Y6&Y5&Y4&Y3&Y2&Y1&Y0A2A2A1A1A0A0111111A2A1A000111110111010101111110111110111110011111011101111111101101101111111101111111电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路2、集成、集成 3 线线 8 线译码器线译码器 - 74LS138引脚排列图引脚排列图功能示意图功能示意

23、图321 SSS、输入选通控制端输入选通控制端1S 0321 SS或或芯片芯片禁止禁止工作工作0 1321 SSS且且芯片芯片正常正常工作工作VCC 地地1324567816 15 14 13 12 11 10974LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y7 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 S3 S2 S1 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 STB STC STA Y7 电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路3、二进制译码器的级联、二进制译码器的级联两

24、片两片3 线线 8 线线4 线线-16 线线Y0Y7Y8Y1574LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 高位高位Y7 A0 A1 A2 A3 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 A0 A1 A2 STB STC STA 低位低位Y7 10工作工作禁止禁止有输出有输出无输出无输出 1禁止禁止工作工作无输出无输出有输出有输出0 78 15电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路功能特点：功能特点： 输出端提供全部最小项输出端提供全部最小项电路特点：电路特点： 与门与门( (原变量输出原变量输出) )与非门

25、与非门( (反变量输出反变量输出) )4、二进制译码器的主要特点、二进制译码器的主要特点（1）实现逻辑函数）实现逻辑函数5、二进制译码器的应用、二进制译码器的应用（2）作数据分配器）作数据分配器（3）实现功能扩展）实现功能扩展电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路ABCCBACBACBAfABCCBACBACBAf7120YYYY逻辑图逻辑图电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路半导体显示半导体显示(LED)液晶显示液晶显示(LCD)共阳极共阳极每字段是一只每字段是一只发光二极管发光二极管二、显示译码器二、显示译码器数码显示器数码显示器aebcfgdab

26、cdefgR+ 5 VYaA3A2A1A0+VCC+VCC显示显示译码器译码器共阳共阳YbYcYdYeYfYg00000000001000100101001111001001000110100010101100000110100110001001000100000 低电平低电平驱动驱动011100011111000000000010010000100（1）半导体显示）半导体显示(LED)驱动共阳极数码管的电路驱动共阳极数码管的电路 输出输出低电平低电平有效有效: 74LS247电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路共阴极共阴极abcdefgR+5 VYaA3A2A1A0+V

27、CC显示显示译码器译码器共阴共阴YbYcYdYeYfYg 高电平高电平驱动驱动00001111110000100100110000110110100110100010101100111100010011111001011001110110111011111111000011111111111011aebcfgd驱动共阴极数码管的电路驱动共阴极数码管的电路 输出输出高电平高电平有效有效相应的芯片相应的芯片: 74LS48、14513电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路 七段显示译码器七段显示译码器74LS24774LS247的功能表的功能表全灭全灭全灭全灭全亮全亮0 0 0

28、 0 0 0 11 0 0 1 1 1 1 0 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 01 1 0 0 0 0 00 0 0 1 1 1 1 0 0 0 0 0 0 00 0 0 1 1 0 01 1 1 0 0 1 01 0 0 0 1 1 01 0 1 1 1 0 00 1 1 0 1 0 0 1 1 1 0 0 0 01 1 1 1 1 1 11 1 1 1 1 1 11 1 1 1 1 1 10 0 0 0 0 0 0a b c d e f g输输 出出1111111111111111001BI/RBO10 RBI 显示显示字

29、形字形输输 入入0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1 0 0 0 0 A3 A2 A1 A0LT111111111111111110电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路 全加器全加器（Full Adder）两个两个 1 位二进制数相加，考虑低位进位。位二进制数相加，考虑低位进位。 Ai + Bi + Ci -1 ( 低位进位低位进位 ) = Si ( 和和 ) Ci ( 向高位进位向高位

30、进位 )1 0 1 1 - A 1 1 1 0- B+- 低位进位低位进位100101111真真值值表表1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 1111 iiiiiiiiiiiiiCBACBACBACBAC标准标准与或式与或式A B Ci-10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1SiCiA B Ci-1SiCi0 01 01 00 11 00 10 11 1- S高位进位高位进位07.2.3 加法器加法器电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路卡诺图卡诺图全加器全加器（Full Adder）ABC010

31、0 01 11 101111SiABC0100 01 11 101111Ci圈圈 “ 0 ”1111 iiiiiiiiiiiiiCBACBACBACBAS11 iiiiiiiCBCABAC1-1-1-1- iiiiiiiiiiiiiCBACBACBACBAS 11 iiiiiiiCBCABAC最简与或式最简与或式圈圈 “ 1 ”电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路逻辑图逻辑图(a) 用用与门与门、或门或门和和非门非门实现实现曾用符号曾用符号国标符号国标符号COCISiAiBiCi-1CiFASiAiBiCi-1Ci&1111AiSiCiBiCi-11电电路路与与

32、电电 子子 技技 术术 第7章 组合逻辑电路3. 集成全加器集成全加器TTL：74LS183CMOS：C661双全加器双全加器1 2 3 4 5 6 714 13 12 11 10 9 8VDD 2Ai2Bi 2Ci-1 1Ci 1Si 2Si 1Ci-1 2Ci 1Ai1Bi VSS VCC 2Ai2Bi 2Ci-1 2Ci 2Si VCC 2A 2B 2CIn 2COn+1 2F1A1B 1CIn1FGND1Ai1Bi1Ci-11Si地地1Ci1COn+1 电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路二、加法器二、加法器（Adder）实现多位二进制数相加的电路实现多位二进制数

33、相加的电路1. 4 位串行进位加法器位串行进位加法器特点：特点：电路简单，连接方便电路简单，连接方便速度低速度低 = 4 tpdtpd 1位全加器的平均位全加器的平均 传输延迟时间传输延迟时间 01230123BBBBBAAAAA C0S0B0A0C0-1COS SCIC1S1B1A1COS SCIC2S2B2A2COS SCIC3S3B3A3COS SCI电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路7.2.4 数值比较器数值比较器（Digital Comparator）一、一、1 位数值比较器位数值比较器0 00 11 01 10 1 00 0 11 0 00 1 0真真值值表

34、表函数式函数式逻辑图逻辑图 用用与非门与非门和和非门非门实现实现Ai Bi Li Gi MiLi( A B )Gi( A = B )Mi( A BL = 1A = BM = 1A 100= 100= 100=100=010 001= 001= 001=001B = B3B2B1B0LGM4 4位数值比较器位数值比较器A3 B3 A2 B2 A1 B1 A0 B0电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路 4 位集成数值比较器的真值表位集成数值比较器的真值表级联输入：级联输入：供扩展使用，一般接低位芯片的比较输出，即供扩展使用，一般接低位芯片的比较输出，即 接低位芯片的接低位芯片

35、的 FA B 。=A3B3比比 较较 输输 入入 A2B2 = A1B1 = A0B0001001001 100100100 001 010010100 100 100 FA BFA = BFA BA=BAB输输 出出级级 联联 输输 入入= 001 001 电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路扩展：扩展：级级联联输输入入 集成数值比较器集成数值比较器 74LS85 (TTL) 两片两片 4 位位数值比较器数值比较器74LS85 AB74LS85 ABVCC A3 B2 A2 A1 B1 A0 B0B3 AB FAB FA=B FAB地地1 2 3 4 5 6 7 816

36、 15 14 13 12 11 10 97485 74LS851 8 位位数值比较器数值比较器低位比较结果低位比较结果高位比较结果高位比较结果 FAB FAB B7 A7 B6 A6 B5 A5 B4 A4 B3 A3 B2 A2 B1 A1 B0 A0 比较输出比较输出电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路数数据据传传输输方方式式0110发送发送0110并行传送并行传送0110串行传送串行传送并并- -串转换：串转换：数据选择器数据选择器串串- -并转换：并转换：数据分配器数据分配器数据选择器数据选择器多路选择器（多路开关）多路选择器（多路开关）接收接收0110 在发送端

37、和接收端不需要在发送端和接收端不需要数据数据 并并-串串 或或 串串-并并 转换装置，转换装置，但每位数据各占一条传输线，当但每位数据各占一条传输线，当传送数据位数增多时，成本较高，传送数据位数增多时，成本较高，且很难实现。且很难实现。电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路7.2.5 数据选择器数据选择器 ( Multiplexer ) 简称简称 MUX 在在多路多路数据传送过程中，能够根据需要将其中数据传送过程中，能够根据需要将其中任意一路任意一路挑选出来作为输出的电路。挑选出来作为输出的电路。一、一、4 选选 1 数据选择器数据选择器输输入入数数据据输输出出数数据据选择

38、控制信号选择控制信号A0Y4选选1数据选择器数据选择器D0D3D1D2A11. 工作原理工作原理0 0 0 1 1 0 1 1 D0D1D2D3D0 0 0D0D A1 A0 2. 真值表真值表D1 0 1D2 1 0D3 1 1Y D1D2D33. 函数式函数式 013012011010AADAADAADAADY 电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路一、一、4 选选 1 数据选择器数据选择器3. 函数式函数式013012011010AADAADAADAADY 4. 逻辑图逻辑图33221100 DmDmDmDm 1&11YA11A0D0D1D2D30 0 0 1

39、 1 0 1 1 = D0= D1= D2= D3二、二、8 选选 1 数据选择器数据选择器函数表达式函数表达式?思考思考02101210221032104210521062107210YD A A AD A A AD A A AD A A AD A A AD A A AD A A AD A A A电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路 三、集成数据选择器三、集成数据选择器1. 8 选选 1 数据选择器数据选择器 74151 74LS151引引脚脚排排列列图图功功能能示示意意图图选通控制端选通控制端 SVCC 地地1324567816 15 14 13 12 11 10 9

40、74LS151D4 D5 D6 D7 A0 A1 A2 D3 D2 D1 D0 Y Y SMUXD7A2D0A0A1SYY禁止禁止使能使能1 0 0 0 0D0 D0 D1 D1 D2 D2 D3 D3 D4 D4 D5 D5 D6 D6 D7 D7 0 0 10 1 00 1 11 0 01 0 11 1 01 0 A2 A0 地址端地址端D7 D0 数据输入端数据输入端数据输出端数据输出端、 YY012701210120AAADAAADAAADY ，选择器被禁止，选择器被禁止时时当当 1 S），选择器被选中（使能，选择器被选中（使能时时当当 0 S1 0 YY1 1 1电电路路与与 电电

41、子子 技技 术术 第7章 组合逻辑电路功能特点：功能特点： 输出端为含地址变量的全部最小项输出端为含地址变量的全部最小项电路特点：电路特点： 有数据输入和地址输入两种输入信号有数据输入和地址输入两种输入信号2. 数据选择器的主要特点数据选择器的主要特点（1）实现功能扩展）实现功能扩展3. 数据选择器的应用数据选择器的应用（2）实现数据传输）实现数据传输（3）实现逻辑函数）实现逻辑函数电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路（1）集成数据选择器的扩展）集成数据选择器的扩展两片两片 8 选选 1（74151）16 选选 1数据选择器数据选择器A2 A1 A0 A3 D15 D81

42、Y1S74151 (2)D7A2D0ENA0A1YY2D7 D074151 (1)D7A2D0ENA0A1SYY1低位低位高位高位0 禁止禁止使能使能000 1110 D0 D7 D0 D7 1 使能使能禁止禁止D8 D15 0 D8 D15 三、数据选择器的应用三、数据选择器的应用电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路（2）用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数一、基本原理和步骤一、基本原理和步骤1. 原理：原理：选择器输出为标准与或式，含地址变量的选择器输出为标准与或式，含地址变量的全部最小项。例如全部最小项。例如 而任何组合逻辑函数都可以表示成为最小

43、项之和而任何组合逻辑函数都可以表示成为最小项之和的形式，故可用数据选择器实现。的形式，故可用数据选择器实现。013012011010AADAADAADAADY 01270120AAADAAADY 4 选选 18 选选 1电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路2. 步骤步骤(1) 根据根据 n = k - 1 或或n = k 确定数据选择器的确定数据选择器的规模和型号规模和型号( n 选择器选择器地址码地址码，k 函数的函数的变量个数变量个数 )(2) 写出函数的写出函数的标准与或式标准与或式和选择器和选择器输出信号表达式输出信号表达式(3) 对照比较确定选择器各个输入变量的

44、表达式对照比较确定选择器各个输入变量的表达式 (4) 根据采用的根据采用的数据选择器数据选择器和和求出的表达式求出的表达式 画出连线图画出连线图电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路二、应用举例二、应用举例 例例 用数据选择器实现函数用数据选择器实现函数 解一解一 (2) 函数的标准与或式函数的标准与或式ABCCABCBABCAF ACBCABF (1) n = k 1 = 3 1 = 2 可用可用 4 选选 1 数据选择器数据选择器 74LS153数据选择器数据选择器013012011010AADAADAADAADY (3) 确定输入变量和地址码的对应关系确定输入变量和地

45、址码的对应关系令令 A1 = A, A0 = B10ABCBACBABAF则则 D0 = 0 D1 =D2 = C D3 = 1ABDBADBADBADY3210 FA BY1/2 74LS153D3D2D1D0A1A0ST1C(4) 画连线图画连线图电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路 上上例例 用数据选择器实现函数用数据选择器实现函数 解二解二 (2) 标准与或式标准与或式ABCCABCBABCAF ACBCABF (1) n = k = 3 可用可用 8 选选 1 数据选择器数据选择器 74LS151数据选择器数据选择器(3) 确定输入变量和地址码的对应关系确定输入

46、变量和地址码的对应关系令令 A2 = A, A1 = B，A0 = CD0 =D1=D2=D4= 0 D3 =D5 = D6 =D7= 101234567YD ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCFA B C1(4) 画连线图画连线图012701210120AAADAAADAAADY Y 74LS151D7D6D5D4D3D2D1D0A2A1A0S对比得：对比得：电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路例例 用数据选择器实现函数用数据选择器实现函数 mZ148,9,10,12,3,4,5,6,7, 解解 (2) 函数函数 Z 的标准与或

47、式的标准与或式DABCDCABDCBADCBADCBA BCDADBCADCBADCBACDBAZ 8 选选 1012701210120AAADAAADAAADY (3) 确定输入变量和地址码的对应关系确定输入变量和地址码的对应关系(1) n = k-1 = 4-1 = 3令令A2 = A, A1= B, A0= C(4) 画连线图画连线图则则D2=D3 =D4 =1D0= 0用用 8 选选 1 数据选择器数据选择器 74LS151ZA B C1DD1D1=DDmDmDmmmmDmZ 7654321 11100 mDDDD 765Y 74LS151D7D6D5D4D3D2D1D0A2A1A0S电电路路与与 电电 子子 技技 术术 第7章 组合逻辑电路7. 2. 6 数据分配器数据分配器 ( Data Demultiplexer )将将 1 路路输入数据，根据需要分别传送到输入数据，根据需要分别传送到 m 个个输出端输出端一、一、1 路路-4 路数据分配器路数据分配器数据数据输入输入数据输出数据输出选择控制选择控制0 00 11 01 11A0A3210 YYYYD 0