数电课设数字钟的设计

1、兰 州 理 工 大 学 电子技术综合训练 说明书院系： 班级： 姓名： 学号： 时间： 2013 年 1 月 15 日电气工程与信息工程学院内容摘要数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。且由于数字钟包括组合逻辑电路和时序电路。通过它可以进一步学习和掌握各种组合逻

2、辑电路和时序电路的原理与使用方法。数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，利用石英晶体多谐振荡器、CD4060、74LS74来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码

3、，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。关键词：计数器、显示器、校时电路、整点报时电路、振荡器目      录第一章、设计任务书3第二章、设计的目的和意义4第三章、设计原理5第四章、详细设计及实验步骤6第五章、设计结果与分析15第六章、心得体会16第七章、参考文献17数字式电子钟的设计第一章、设计任务书姓 名： 院 （系）：专 业： 班 级：任务起至日期：课程设计题目： 多功能数字电子钟的设计课程设计要求：1.

4、数字形式显示时、分、秒，在分和秒之间显示“：”，并按1次/秒的速度闪烁；2.每日以24小时为一个记时周期；3.有校时功能，能够在任何时刻对电子钟进行方便的校正；4.电源:220V/50Hz的工频交流电供电；5.按照以上技术要求设计电路，绘制电路图，对设计的电路用Multisim进行仿真，用万板焊接元器件，制作电路，完成调试、测试，撰写设计报告。发挥部分：整点时刻通过扬声器给出提示，该时钟系统还具有功耗小、成本低的特点，具有很强的实用性。设计进度：（1） 第一周 选题，熟悉题目，分析要求，查找资料，选择方案，优化方案，确定原理方框图，单元电路设计，选择元器件；（2） 第二周 进行电路仿真，确定电

5、路原理图，画出电路原理图，购买元器件，焊接电路；（3） 第三周 电路调试，电路测试，绘制电路原理图，完成设计报告，答辩。第二章、 设计的目的和意义、设计的目的：1、熟悉巩固所学的理论知识与实践技能。2、学习掌握工程初步设计的基本技能。3、培养学生查阅技术资料的能力，培养学生综合运用所学理论知识和实践知识独立完成课题的工作能力。、设计的意义：数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。因此，我们此次设计数字钟就是为了了解

6、数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及使用方法。且由于数字钟包括组合逻辑电路和时序电路。通过它可以进一步学习和掌握各种组合逻辑电路和时序电路的原理与使用方法。三、设计原理数字电子钟由信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路等组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，利用石英晶体多谐振荡器、CD4060、74LS74来实现。将标准秒脉冲信号送入“秒计数器”，该计数器采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采

7、用60进制计数器，每累计60分，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计数器，可以实现一天24h的累计。译码显示电路将“时、分、秒”计数器的输出状态经七段显示译码器译码，通过六位LED显示器显示出来。整点报时电路是根据计时系统的输出状态产生一个脉冲信号，然后去触发音频发生器实现报时。校时电路是来对“时、分、秒”显示数字进行校对调整。其数字电子钟系统框图如下:图 1 数 字 电 子 钟 系 统 框 图第四章、详细设计及实验步骤5V电源的设计稳定直流源设计的一般思路是让输入电压先通过电压变压器，再通过整流网络，然后经过滤波网络最后经过稳压网络。我们可以采用以桥

8、式整理电路实现整流的目的，以大电容作为滤波电路，然后接负载。图 2 电源设计图、 秒脉冲信号发生器石英谐振器简称为晶振，它是利用具有压电效应的石英晶体片制成的。这种石英晶体薄片受到外加交变电场的作用时会产生机械振动，当交变电场的频率与田英晶体的固有频率相同时，振动便变得很强烈，这就是晶体谐振特性的反应。利用这种特性，就可以用石英谐振器取代LC(线圈和电容)谐振回路、滤波器等。由于石英谐振器具有体积小、重量轻、可靠性高、频率稳定度高等优点，因此秒脉冲用石英晶体多谐振荡器产生。 秒脉冲信号发生器是数字电子钟的核心部分，它的精度和稳定度决定了数字钟的质量。由振荡器与分频器组合产生秒脉冲信号。 振荡器

9、:利用石英晶体与RC构成的多谐振荡器，经过CD4060、74LS74获得1Hz标准秒脉冲。其电路图如下图3 秒 脉 冲 信 号 发 生 器、 秒、分、时计时器电路设计秒、分计数器为60进制计数器，小时计数器为24进制计数器。实现这两种模数的计数器采用中规模集成计数器74LS160构成。60进制计数器由74LS160构成的60进制计数器，将一片74LS160设计成10进制加法计数器，另一片设置6进制加法计数器。两片74LS160按反馈清零法串接而成。秒计数器的十位和个位，输出脉冲除用作自身清零外，同时还作为分计数器的输入脉冲CP。下图电路即可作为秒计数器，也可作为分计数器。图4 60 进 制 计

10、 数 器24进制计数器由两片74LS160构成二十四进制计数器，首先将两片74LS160以并行进位方式连接成一百进制计数计。当计数器从全零状态开始计数，进入24个脉冲时，经过电路图如下:与非门译码产生低电平信号立刻将两片74160同时置零。图5 24 进 制 计 数 器、 译码显示电路计数器实现了对时间的累计以8421BCD码形式输出，译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为七段数码管的正常工作提供足够的工作电流。译码电路的功能是将秒、分、时计数器的输出代码进行翻译，变成相应的数字。用与驱动LED七段数码管的译码器常用的有CD511。CD4511是BCD-7

11、段译码器驱动器，输出高电平有效，专用于驱动LED七段共阴极显示数码管。若将秒、分、时计数器的每位输出分别送到相应七段译吗管的输入端，便可以进行不同数字的显示。在译码管输出与数码管之间串联电阻R作为限流电阻。显示器LG5011AH图6是共阴极式LED数码管的原理图，使用时公共阴极接地，使每个发光二极管都处于导通状态，而且这7个发光二极管a到g分别由相应的BCD七段译码器来驱动。图 6 共阴极LED数码管的原理图译码显示器CD4511：CD4511 是一片 CMOS BCD锁存/7 段译码/驱动器，用于驱动共阴极 LED （数码管）显示器的 BCD 码七段码译码器。具有BCD转换、消隐和锁存控制、

12、七段译码及驱动功能的CMOS电路能提供较大的拉电流。可直接驱动共阴LED数码管。引脚功能A0A3：二进制数据输入端 CD4511引脚图/BI：输出消隐控制端 LE：数据锁定控制端/LT：灯测试端 YaYg：数据输出端VDD：电源正 VSS：电源负真值表使用方法其中a b c d 为 BCD 码输入，a为最低位。LT为灯测试端，加高电平时，显示器正常显示，加低电平时，显示器一直显示数码“8”，各笔段都被点亮，以检查显示器是否有故障。BI为消隐功能端，低电平时使所有笔段均消隐，正常显示时， B1端应加高电平。另外 CD4511有拒绝伪码的特点，当输入数据越过十进制数9(1001)时，显示字形也自行

13、消隐。LE是锁存控制端，高电平时锁存，低电平时传输数据。ag是 7 段输出，可驱动共阴LED数码管。图 7 译码显示电路的原理图、 校时电路当重新接通电源或走时出现误差时都需要对时间进行校正，所以数字钟应具有分校正和时校正功能。对校时电路的要求是：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数，所以，必须要有两个控制开关分别控制分个位和十个位的脉冲信号。在校时时，应截断分个位或者时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。在数字中不进行校时时，J1、J

14、2、J3处于如图所示的位置，当要进行校时时，先把J3打到另一档档位上，然后再拨动相应的时、分的开关，进行校时。其电路图如下:图8 校 正 电 路、 整点报时电路整点报时电路设计,每当数字钟计时快到整点时发出响声,在5950开始报时，直到整点，报时结束。图9 整点报时电路、课程设计原理图:数字钟的工作原理：首先给秒个位的CLK端输入一个标准秒脉冲信号（此信号即为晶振多谐振荡器产生的标准脉冲信号。）（1）J1、J2开关都打到右边时，J3开关都打到下边时，数字钟开始计数，其中，秒、分为60进制计数，时为24进制计数。（2）J3打向右边，J2打向下边时，可以进行校分功能：手动产生单次脉冲作校时脉冲，即

15、每拨动校时开关J1一个来回，计数器计数一次，多次拨动开关J1就可以进行准确校时。（3）J3打向右边，J1打向下边时，可以进行校时功能，其方法与校分的方法相同。图10 数字钟电路图第五章、设计结果与分析整个数字钟由时间计数电路、晶体振荡电路、校正电路、整点报时电路组成。 其中以校正电路代替时间计数电路中的时、分、秒之间的进位，当校时电路处于正常输入信号时，时间计数电路正常计时，但当分校正时，其不会产生向时进位，而分与时的校位是分开的，而校正电路也是一个独立的电路。电路的信号输入由晶振电路产生，并输入各电路。在检测驱动电路的过程中发现数码管不能正常显示的状况，经检验发现主要是由于接电源回

16、路时接了发光二极管和电阻的问题，使数码管不能正常显示，其中包括线的接触不良和芯片的接触不良，在实验过程中，数码管有几段二极管时隐时现，有时会消失。 用5V电源对数码管进行检测，一端接地，另一端接触每一段二极管，发现二极管能正常显示的，再用万用表欧姆档检测每一根线是否接触良好，检测过程中发现有几根线有时能接通，有时不能接通，把接触不好的线重新接过后发现能正常显示了。把显示器与CD4511相连，第一次接时，数码管完全没有显示数字，检查后发现是数码管未接地而造成的，接地后发现还是无法正确显示数字，用万用表检测后，发现是因芯片引脚有些接触不良而造成的，所以确认芯片是否接触良好是非常重要的一件事。六进制

17、、十进制都没有什么大的问题，只是芯片引脚的老问题，只要重新插过芯片就可以解决了。但在六十进制时，按图接线后发现，显示器上的数字总是100进制的，而不是六十进制，检测后发现无论是线路的连通还是芯片的接触都没有问题。最后，在重新对连线时发现是线路接错引脚造成的，改过之后，显示就正常了。因上面程因引脚接错而造成错误，所以校正电路是完全按照仿真图所连的，在测试时，开始进行时校时时，没有出现问题，但当进行到分校时时，发现计数电路的秒电路开始乱跳出错。因此，电路一定是有地方出错了，在反复对照后，发现是因为在接入校正电路时忘了把秒十位和分个位之间的连线拿掉而造成的，因此，在接线时一定要注意把不要的多余的线拿

18、掉。在整个设计的过程中，虽然遇到了一些问题，可是经过我们的努力都一一解决了，总的来说，整个设计还是比较成功的，实现了时钟模块、显示模块以及控制模块的相互联接。第六章、心得体会通过本次课程设计,我明白了一个道理:无论做什么事情,都必需养成严谨,认真,善思的工作作风.我这毕业设计由于我采用的是数字电路来实现的,所以电路较复杂,但是容易理解.每一部分我都能理解并且能有多种设计方法.。通过这次数字钟的课程设计与制作，让我知道设计电路的实际应用，也让我初步了解了关于数字钟的一般原理与设计理念，加深了对各种芯片逻辑功能的了解，更重要的是掌握了许多实际操作技能。由于数字钟包括组合逻辑电路和时序电路，通过它也

19、让我进一步学习与掌握了各种组合逻辑电路与时序电路的原理与使用方法。这次课程设计时间有十五天，而安排在前期原理图设计上的时间就用了两天，可见前期准备的重要性，前期的准备充分与否，直接关系到设计的成败。当我得知这次课程设计的任务是数字钟之后，马上就去图书馆查找相关资料，先对数字钟的设计有个总体的把握，顺利画出了它的总体设计框图。接下来就是对组成数字钟的各个功能模块的设计了，这一步是本次设计的重中之重，它需要考虑很多东西，像选择什么样的芯片，多大的电阻、电容等等。经过上网查找和与同学讨论确定了各个模块的电路，一个完整的数字钟的电路图已经形成。设计方案经过老师肯定之后就是数字钟的制作与调试了，它占了总

20、时间的一半，这是一个难点也是重点。在这个环节中，我学到了许多在课本上学不到的东西，我想这个过程用“山穷水复疑无路，柳暗花明又一村”来形容最贴切不过了。把芯片插座焊到试验板上还是简单的，但接线路就不那么简单了，它要考虑到管脚的作用以及管脚与管脚之间的连线并且还要与原理图相对应，不能接错一个脚。特别是接秒个位时由于对元器件不熟悉，再则由于焊接技术不高，造成虚焊等原因使的得秒个位久久不能成功，看着不少同学都成功了，自己心里真的难受，有点想放弃。但还是坚持下来了，经过近一天时间的查找和调试秒个位终于成功了。正是由于这一天不断的查找和调试，让我学回了许多电路的测试和故障排除的技能。在这个过程中吸取了许多教训，我在接下了的制作过程中就显得异常轻松，比较快的完成了这次任务。这就是好事多磨吧！本次课程设计主要是运用本学期所学到的数字电子技术基础知识来设计一个符合要求的数字钟，本次设计不仅要求我们要掌握数字电子技术基础课程的基础知识，还要求我们对数字钟的各个组成部分的原理，包括振荡器的原理、计数器的原理、译码驱动原理和校时原理都有深刻的理解和掌握，本次课程设计最重要的是要求我们能够运用所学的知识将几种单元电路组