田龙-论文参考范本

1、Comment U1: 论文中的所有英文、阿拉伯数字都用 Times New Roman 字体Comment U2: 黑体三号Comment U3: 黑体三号注意：打印出来下划线不能有重叠Comment U4: 中文字体：宋体三号；数字字体：Times New Roman 三号。学科代码： 070201 学 号： 2010405282 本科毕业论文本科毕业论文(或设计或设计)题目：数字电容测试仪的设计题目：数字电容测试仪的设计学学 院：院： 物理与电子工程学院物理与电子工程学院 专专 业：业： 物理学物理学 班班 级：级： 2010 级级( (1) )班班 学生姓名：学生姓名： 田田 龙龙 指

2、导教师：指导教师： 潘南红潘南红 2014 年 03 月 31 日Comment U5: 宋体小三加粗，居中Comment U6: 中文字体：宋体小四； 英文、数字字体：Times New Roman，小四单倍行距注意：本页页码凯里学院本科毕业论文（或设计）目目 录录摘 要.II关键词.IIAbstract.IIKeywords .II0 引言.11 电路设计.21.1 系统框图.21.2 555 定时器原理.21.2.1 电路组成.21.2.2 工作原理.31.3 标准计数脉冲电路设计.41.3.1 多谐振荡器的组成及原理.41.3.2 标准计数脉冲电路设计.51.4 窄脉冲发生电路设计.6

3、1.4.1 RC 微分电路原理.61.4.2 窄脉冲发生电路设计.61.5 主测量电路设计.71.5.1 单稳态触发器的组成及原理.71.5.2 单稳态触发器电路设计.81.5.3 量程选择电路设计.91.6 计数电路设计.101.6.1 74LS192 的功能及原理.101.6.2 计数器电路设计.101.7 锁存电路设计.111.7.1 74LS175 的功能及原理.111.7.2 锁存器电路设计.121.8 显示电路设计.122 电路总图.133 Multisim 仿真.133.1 仿真.133.2 仿真结果分析.154 总结.16参考文献.17Comment U7: 黑体三号，居中；行

4、间距：40 磅；段前、段后：0 行Comment U8: 宋体小四； 行距：1.5 倍段前、段后：0 行Comment U9: 宋体小四，1.5 倍行距Comment U10: 关键词之间用 ；号隔开Comment U11: Times New Roman，三号加粗，居中Comment U12: Times New Roman，小四，1.5 倍行距Comment U13: 中、英文摘要，关键词宋体小四加粗，放在同一页内。注意：本页页码凯里学院本科毕业论文（或设计）I数字电容测试仪的设计数字电容测试仪的设计田 龙(凯里学院物理与电子工程学院 贵州 凯里 556011)摘摘 要要：本设计以 555

5、 定时器、十进制计数器 74LS192、锁存器 74LS175、七段数码显示器为主要元件，通过单稳态触发器在负窄脉冲的作用下产生门控脉冲，根据输出脉冲宽度来控制计数器进行选择性计数，从而确定通过计数器的标准计数脉冲的个数。通过设计合理的电路参数，使计数值与被测电容相对应。然后经过锁存器和数码显示器就可以得到待测电容的数值。关键关键词：词：电容测试仪；555 定时器；门控脉冲；计数；锁存；Multisim 仿真The Design of Digital Capacitor TesterTIAN Long( School of Physics and Electronic Engineering

6、, Kaili University, Kaili Guizhou 556011 ) Abstract: The design uses the 555 timer, decade counter 74S192, latch 74LS175, seven-segment digital display as the main component, generates gating pulses by the one-shot pulse in a negative narrow role, controls the counter to count selectivly according t

7、o the output pulse width, which is determined by counting the number of standard pulse counter. Through rational design of circuit parameters, the count value is corresponding to the measured capacitance. Then you can get the value of the capacitance through a latch and a digital display. Keywords :

8、Capacitor tester; 555 timer; Gating pulse; Counting; Latch; Multisim simulationComment U14: 一级标题：中文字体：宋体小四加粗英文字体：Times New Roman，小四加粗行距：36 磅，段前、断后：0 行Comment U15: 正文：中文字体：宋体小四英文字体：Times New Roman，小四行距：1.5 倍，段前、断后：0 行凯里学院本科毕业论文（或设计）00 引言引言在初高中刚接触到电容的时候，我们只知道电容具有隔直流通交流的作用，都没有更深入的去了解电容，认识电容。电容的作用其实不仅仅是

9、隔直通交，它还有很多作用，比如将电容并联在电路中起滤波的作用以及强电弱电两系统通过电容器的耦合等等。它的这些作用就决定了它的地位，在如今的电子测试领域，没有电容是不行的，电容是组成所有电子整机的重要基础元件，同时也是用量最大的元件，它对于电子整机来说，相当于人体的器官，它是电子领域不可或缺的一部分。如今电子信息的高速发展，以及集成电路的高速发展，再加上电子领域越来越趋近于智能化，必将带动电容等元器件向着片式化、微型化、高频化发展。电容器的这种高速发展，必将推动电容测量技术的发展。在国内外，电容测试仪的发展大概经历了三个阶段：第一个阶段，电容测试仪通常采用传统的谐振法和电桥法来测量电容，其测量精

10、度比较低。在我们的日常生活中，有时只能用万用表等测量工具对电容进行定性的分析。第二个阶段，随着电子技术的发展，出现了精度较高的电容测试仪，但体积较大，反馈力较小，稳定性一般。第三个阶段，随着集成电路的高速发展，以及电子领域越来越趋近于智能化，尤其是传感器的出现，就有了测量结果精度高，稳定性好，比较智能的电容测试仪。但这类仪器价格比较高，多用于工业以及教育事业。另外，在电路整机中，电容也是比较容易出现故障问题的一类元件，也是影响系统的可靠性与寿命最显著的元件之一，而目前的电容测量仪器价格比较昂贵，因此，在我们的日常生活中，设计一款简单，经济，实用的电容测试仪是很有必要的。 Comment U16

11、: 二级标题中文字体：宋体小四加粗英文字体：Times New Roman，小四加粗行距：30 磅，段前、段后：0 行Comment U17: 居中，图内文字字体：中文字体：宋体五号英文字体：Times New Roman，五号Comment U18: 图题 居中序号用阿拉伯数字表示位置：位于图的正下方字体：宋体小四加粗行距：1.5 倍，段前、段后：0 行凯里学院本科毕业论文（或设计）11 电路设计电路设计1.1 系统框图系统框图本系统主要由门控脉冲发生电路、标准计数脉冲发生电路、RC 微分电路、计数器、锁存器和数码显示器构成。其中，门控脉冲发生电路即单稳态控制电路是主要的测量电路，它是根据单

12、稳态触发器的输出脉冲宽度 tw是等于暂稳态的时间，也就是定时电容 C 的充电时间，经过计算可得到 tw=1.1RC，即单稳态触发器的输出脉冲宽度 tw仅取决于定时元件 R、C 的取值，与输入的触发信号和电源电压没有关系1。单稳态触发器在负窄脉冲的作用下产生门控脉冲，根据输出脉冲宽度来控制计数器进行选择性计数，从而确定通过计数器的标准计数脉冲的个数。然后经过锁存器和数码显示器就可以得到待测电容的数值。系统的结构框图如图 1 所示多谐振荡器单稳态控制电路待测电容计数器数码显示器锁存器窄触发脉冲反相器标准计数脉冲图图 1 系统结构框图系统结构框图1.2 555 定时器原理定时器原理1.2.1 电路组

13、成电路组成 由于本设计的核心电路是门控脉冲发生电路和标准计数脉冲发生电路，该核心电路均采用 555 定时器构成，所以根据本人所学知识和理解，对 555 定时器作以下简单的介绍：如图 2 所示，Ui1是电压比较器 C1的输入端，Ui2是电压比较器 C2的输入端。G1A、G2A构成 RS 触发器，RST 为清零端。C1和 C2的参考电压 U+和 U-由 VCC 经 3个 5 K电阻分压给出2。若 CON 不外加Comment U19: 三级标题中文字体：宋体小四加粗英文字体：Times New Roman，小四加粗行距：28 磅，段前、段后：0 行凯里学院本科毕业论文（或设计）2电压，则 C1电压

14、，C2电压，若 CON 外加电压，则 C1获得的电压32CCVU3CCVU为 UCO，C2电压为 UCO/2。输出电路为 UO和 UD，UO最大为 VCC，UD可任意。图图 2 555555 定时器电路图定时器电路图1.2.2 工作原理工作原理如图 2 所示：RST=0 UO=0 TD导通。RST=1，Ui12VCC/3，Ui2 VCC/3 UO=0 TD导通。RST=1，Ui12VCC/3，Ui2 VCC/3 UO=1 TD截止。RST=1，Ui1 VCC/3 UO与原状态保持一致 TD与原状态保持一致。1.3 标准计数脉冲电路设计标准计数脉冲电路设计凯里学院本科毕业论文（或设计）31.3.

15、1 多谐振荡器的组成原理多谐振荡器的组成原理多谐振荡器的类型比较多，有门电路构成的多谐振荡器、555 定时器构成的多谐振荡器以及石英晶体构成的多谐振荡器等，门电路构成的多谐振荡器稳定性较差，而石英晶体构成的多谐振荡器精度高但不易控制得到想要的脉冲，加上系统要求不是很高，所以本设计选用经济实用的 555 定时器构成多谐振荡器，其原理图如图 3(a)所示： (a) (b)图图 3 3 多谐振荡器原理图及波形图多谐振荡器原理图及波形图其工作原理主要由电容的充电回路和放电回路实现， 起始状态：UC=0 Q=1，Q=0 UO=UOH，TD截止。暂稳态 I：C 充电 Q=1，Q=0 UO=UOH，TD截止

16、。32CCCVU 自动翻转 I：当时 Q=0，Q=1 UO=UOL，TD饱和导通。32CCCVU 暂稳态 II：C 放电 Q=0，Q=1 UO=UOL，TD饱和导通。自动翻转 II：当时 Q=1，Q=0 UO=UOH，TD截止。即回到暂稳态3CCCVU I3。其工作波形如图 3(b)所示，其主要参数为：充电时间：tW1=0.7(R5+R6)CComment U20: 公式居中凯里学院本科毕业论文（或设计）4放电时间：tW2=0.7R6C振荡周期 T：T= tW1+ tW2=0.7(R5+R6)C+0.7R6C=0.7(R5+2R6)C振荡频率 f：CRRTf6527 . 011占空比 q：65

17、6565651227 . 07 . 0RRRRCRRCRRTtqW1.3.2 标准计数脉冲电路设计标准计数脉冲电路设计本设计的标准计数脉冲发生电路是采用 555 定时器构成的多谐振荡器产生，由于需要产生周期为 1ms 的标准计数脉冲，即 TS=1ms。所以由多谐振荡器的振荡周期 T=0.7(R5+2R6)C 可得：0.7(R5+2R6)C=1ms=110-3s取 C=0.1F=100nF=110-7F，得：0.7110-7(R5+2R6)=110-3473651043. 1107 . 01012RR取占空比 q=0.6 得：6 . 026565RRRRq由以上两式解得：R5=2.87K，R6=

18、5.76K电路图如图 4 所示凯里学院本科毕业论文（或设计）5图图 4 标准计数脉冲电路标准计数脉冲电路1.4 窄脉冲发生电路设计窄脉冲发生电路设计1.4.1 RC 微分电路原理微分电路原理RC 电路有耦合与微分的作用。RC 网络的时间常数为：TRC=RC。当标准计数脉冲的脉宽 TS远小于 TRC时，RC 电路表现为耦合作用，输出波形与输入波形相差很小；但当输入的标准计数脉冲的脉宽比较宽时，由于较大的平顶降落，从而使得输出信号的脉宽变窄，此时 RC 电路表现为微分作用，输出波形变为尖脉冲4。1.4.2 窄脉冲发生电路设计窄脉冲发生电路设计单稳态触发器的输入触发信号的脉冲宽度必须小于电路的输出脉

19、冲宽度，否则电路将不能正常工作。所以就要设计一个窄脉冲发生电路。本设计采用 RC 微分电路将标准计数脉冲转换成窄触发脉冲。其电路图如图 5 所示图图 5 RC 微分电路电路微分电路电路凯里学院本科毕业论文（或设计）6取 R=10K，C=10nF 时，TRC=101031010-9s=110-4s TS，所以能够满足微分电路的要求将方波变为尖脉冲。然后在通过两个反相器就可得到负窄触发矩形脉冲。其波形图如图 6 所示图图 6 窄触发脉冲波形图窄触发脉冲波形图1.5 主测量电路设计主测量电路设计本设计的主要测量电路采用单稳态触发器实现，其输出脉冲宽度 tw严格与电容 C成正比，即 tw=1.1RC，

20、利用单稳态的输出脉冲作为门控信号，控制计数器对标准计数脉冲进行选择性计数。1.5.1 单稳态触发器的组成及原理单稳态触发器的组成及原理单稳态触发器也有很多种类型， 有门电路构成的积分型和微分型单稳态触发器以及 555 定时电路构成单稳态触发器等。综合考虑，555 定时电路构成单稳态触发器相对来说比较稳定，并且容易控制，所以本设计采用由 555 定时器构成的单稳态触发器，其原理图如图 7(a)所示：UIUCCccUO2VCC/3 (a) (b)图图 7 7 单稳态触发器原理图及波形图单稳态触发器原理图及波形图凯里学院本科毕业论文（或设计）7其工作原理和多谐振荡器差不多，它主要有两个状态，稳态和暂

21、稳态。根据其充放电规律，在稳态和暂稳态之间相互转变。稳态UI=1 Q=0，Q=1 UO=UOL，TD导通 使 CX放电 UC=0，触发器保持 UO=UOL。暂稳态UI=0 Q=1，Q=0 UO=UOH，TD截止 CX开始充电 ，触发器保持32CCCVU UO=UOH。恢复过程UI=1 ，UO=UOH，TD截止 CX继续充电，当时 回到稳32CCCVU 32CCCVU 态，结束一个周期5。其工作波形如图 7(b)所示其主要参数：输出脉冲宽度：tw=1.1RXCX1.5.2 单稳态触发器电路设计单稳态触发器电路设计本设计要求门控脉冲脉宽必须小于秒脉冲脉宽而大于计数脉冲脉宽，即1mstw1s。若取

22、RX=100K，当 tw=1ms 时，FFCX01. 0101101001 . 1101833当 tw=1s 时，FFCX10101101001 . 1153所以被测电容的范围为 0.0110F电路图如图 8 所示：凯里学院本科毕业论文（或设计）8图图 8 单稳态触发器电路图单稳态触发器电路图1.5.3 量程选择电路设计量程选择电路设计本设计量程选择电路是通过改变单稳态触发器的定时电阻 RX来完成的。而单稳态触发器要求门控脉冲的脉宽必须小于秒脉冲的脉宽而大于计数脉冲的脉宽，即1mstw1s，也就是固定了脉宽，改变电阻的同时电容值也相应的跟着改变，从而确定电容测量仪的量程，其电路图如图 9 所示

23、。档位分析如下：图图 9 量程选择电路量程选择电路第一档tw=1.1RXCX=1.1100 K（0.01F 10F）凯里学院本科毕业论文（或设计）9=110-3 1(s)数码管显示的数值单位为 0.01F第二档tw=1.1RXCX=1.11 K（1F 1000F）=110-3 1(s)数码管显示的数值单位为 1F1.6 计数电路设计计数电路设计计数器的类型比较多，常见的 TTL 计数器有74LS160、74LS161、74LS90、74LS192 等等，由于本设计要求三位数字的显示，利用十进制计数器进行级联，便可得到所需的计数器，所以本设计选用功能比较强大的同步十进制可逆计数器 74LS192

24、。1.6.1 74LS192 的功能及原理的功能及原理74LS192 的管脚分布及功能表如图 10 所示图图1010 74LS19274LS192 管脚分布及功能表管脚分布及功能表其功能原理如下：异步清零：当 CLR=1 时，完成无条件清零；当 CLR=0 时，其它输入端才起作用。异步预置数：当 LOAD=0 时，进行异步预置，使输出端 Q0Q3与数据输入端D0D3相同。同步计数：当 CLR=0，LOAD=1 时，作用在 UP 上的 CP，使计数器进行加计数（此时 DOWN=1）；作用在 DOWN 上的 CP，使计数器进行减计数（此时 UP=1）。凯里学院本科毕业论文（或设计）10超前进位：当

25、加计数至 1001 后，在 UP 的低电平期间，CO 输出低电平脉冲；当减计数至 0000 后，在 DOWN 的低电平期间，BO 输出一个宽度约为 DOWN 低电平部分的低电平脉冲6。1.6.2 计数器电路设计计数器电路设计本设计需要一个千进制的计数器，所以选用同步十进制可逆计数器 74LS192 进行级联得到所需计数器。由于 74LS192 的清零端为高电平有效，也就是清零端为高电平时，计数器执行清零，所以只有清零端为低电平时才能进行计数，而由单稳态触发器产生的门控脉冲，其对应的控制脉宽，即待测电容的充电时间对应的脉宽为高电平，所以需要将单稳态触发器产生的门控脉冲接一个反相器，然后再接到计数

26、器的清零端，从而达到选择性计数的目的。定时电阻一定时，在待测电容的充电时间内，通过计数器的标准计数脉冲的个数就等于待测电容值。其电路图如图 11 所示：图图 11 计数器电路图计数器电路图1.7 锁存电路设计锁存电路设计为使数码管能够稳定显示，本设计还需要一个锁存电路在计数器完成一次计数后进行锁存。1.7.1 74LS175 的功能及原理的功能及原理本设计选用 74LS175 作为锁存电路，其管脚分布及功能表如图 12 所示凯里学院本科毕业论文（或设计）11图图 1212 74LS17574LS175 管脚分布及功能表管脚分布及功能表74LS175 内部由四个 D 触发器构成，其中 CLR 为

27、复位输入端，异步清零。CLK为时钟脉冲输入端。D1D4为数据输入端，Q1Q4为输出端7。当 CLR=0 时，完成无条件清零。当 CLR=1，在 CLK 脉冲，锁存器输出与输入相同，之后进入保持状态，直到下一个 CLK 脉冲的到来。1.7.2 锁存器电路设计锁存器电路设计CLR=1 时，锁存器 74LS175 在 CLK 脉冲触发，同样由单稳态触发器产生的门控脉冲接反相器后进行控制，将输入的数据并行地进行锁存，直到下一个上升沿脉冲的到来，从而达到使数码管稳定显示的目的。其电路图如图 13 所示图图 13 锁存器电路图锁存器电路图1.8 显示电路设计显示电路设计本设计的显示电路采用 BCD-七段显

28、示译码器 74LS48 直接驱动共阴极的半导体数码管来实现。其电路图如图 14 所示凯里学院本科毕业论文（或设计）12图图 14 译码显示电路图译码显示电路图为了简化电路，电路仿真时，译码显示电路直接选用 Multisim 10 仿真软件中的四管脚的 LED 虚拟元件。2 电路总图电路总图图图 1515 电路总图电路总图凯里学院本科毕业论文（或设计）133 Multisim 仿真仿真3.1 仿真仿真安装并打开 Multisim 10 仿真软件，按照图 15 连接电路图，然后改变被测电容 CX的大小进行仿真。当被测电容 CX=330nF 时，选择第一个档位，单位为 0.01F，数码管显示如下图所

29、示当被测电容 CX=75nF 时，选择第一个档位，单位为 0.01F，数码管显示如下图所示当被测电容 CX=5F 时，选择第二个档位，单位为F，数码管显示如下图所示当被测电容 CX=12F 时，选择第二个档位，单位为F，数码管显示如下图所示凯里学院本科毕业论文（或设计）14当被测电容 CX=125F 时，选择第二个档位，单位为F，数码管显示如下图所示当测电容 CX=220F 时，选择第二个档位，单位为F，数码管显示如下图所示图图 1616 电路仿真显示图电路仿真显示图3.2 仿真结果分析仿真结果分析图图 1717 各脉冲波形图各脉冲波形图如图 17 所示，从上到下依次为标准计数脉冲波形图、窄触发脉冲波形图、单稳态触发器输出波形以及门控脉冲波形图。由图 16 的多次测量结果与图 17 分析可得，本设计基本上能够达到设计要求，被测电容在 0.1F 到 100F 之间时，测量结果比较准确，误差在 5以内，而被测电容为 100F 以上时，误差就