传感器原理与应用---数据分析第7讲(第6章) 数模转换

1、 主要内容主要内容5.1 D/A转换器概述转换器概述 5.2 D/A转换器结构转换器结构 5.3 典型典型D/A芯片芯片重点：重点： DAC0832及其及其与微机接口与微机接口 5.1 D/A转换器概述转换器概述工作原理工作原理：数字信号控制模拟开关，转换成电流或：数字信号控制模拟开关，转换成电流或电压，通过电阻网络或执行机构，最后由运算放大电压，通过电阻网络或执行机构，最后由运算放大器输出。器输出。技术性能指标技术性能指标：绝对精度绝对精度、相对精度、相对精度、线性度、输线性度、输出电压范围、温度系数、输入数字代码种类出电压范围、温度系数、输入数字代码种类(二进制二进制或或BCD码码)等。这

2、里仅对几个与接口有关的技术性能等。这里仅对几个与接口有关的技术性能指标作一介绍。指标作一介绍。 一、定义一、定义D/A转换器转换器将输入为数字量转换为模拟量输出。将输入为数字量转换为模拟量输出。(1)分辨率分辨率分辨率是分辨率是D/A转换器对输入量变化敏感程度的描述转换器对输入量变化敏感程度的描述,与输入数字量的与输入数字量的位数有关。位数有关。 如果数字量的位数为如果数字量的位数为n,则则D/A转换器的分辨率为（转换器的分辨率为（1/2n）。意味着。意味着D/A转换器区分满刻度（或称参考电压）的（转换器区分满刻度（或称参考电压）的（1/2n） 输入量。输入量。 二、性能指标：二、性能指标：

3、(3)接口形式接口形式 D/A转换器与单片机的接口是否需带数据锁存器。转换器与单片机的接口是否需带数据锁存器。5.1 D/A转换器概述转换器概述(2)建立时间建立时间 建立时间是描述建立时间是描述D/A转换速度快慢的一个参数。转换速度快慢的一个参数。是指从输入数字量经历从全是指从输入数字量经历从全0到全到全1，输出模拟量达到最终值的误差，输出模拟量达到最终值的误差1/2LSB(最低有效位最低有效位)时所需的时间。时所需的时间。除此之外，除此之外，单调性，温度系数，输入电平范围，输出电平范围，工单调性，温度系数，输入电平范围，输出电平范围，工作温度，输入代码形式等。作温度，输入代码形式等。 i

4、Rf=R vO S0 VREF + S1 S2 S3 + 基基准准电电压压 电电子子开开关关 R R /2 R /4 R /8 求求和和电电路路 (LSB) D2 D3 (MSBD0 D1 锁锁存存器器 数数字字量量输输入入 电电阻阻网网络络 i0 i1 I2 i2 i3 A 模模拟拟量量输输出出 一、并行一、并行D/A转换的原理电路转换的原理电路)iiii (R0123O fvRDVi33REF8 RDVi224REF R RD D2 2V V1REF1iRDVi0REF0iiiODVDDDDV2)2222(3000112233REFREFv，, D/A转换器有两种结构：并行转换器有两种结构

5、：并行和串行和串行.5.2 D/A转换器结构转换器结构流入运放的总电流：流入运放的总电流： i I0 + I1 + I2 + I3)2D2D2D2D(RV13223140 REF输出模拟电压：输出模拟电压： 10i)2D(RR2VniifnREFO 30i4)2D(2VRRRiiiREFffO (LSB) D2 D3 (MSB) i Rf O D0 D1 S0 S1 S2 S3 2R 2R 2R 2R 2R 8I 16I 4I 2I R R R I +VREF + 8I 16I 4I 2I 5.2 D/A转换器结构转换器结构-Viv二、串行二、串行D/A转换转换5.2 D/A转换器结构转换器结

6、构)24(8)2(81)3()2(4)1 (21)2(2) 1 (0)0(01220110DDDUUDUUDDUUDUUDUUUrefcrefcrefcrefcrefcciiiODVDDDDV22)2222(2304001122334REFREFvv三、三、D/A转换的基本组成：转换的基本组成：v1、模拟转换开关、模拟转换开关v2、电阻网络、电阻网络v3、基准电源（或称参考电源）、基准电源（或称参考电源）v4、运算放大器：其作用有两个：、运算放大器：其作用有两个：1）对电路中各支路电流求）对电路中各支路电流求和；和；2）提高输出带负载能力（运算放大器的输出电阻小）提高输出带负载能力（运算放大器

7、的输出电阻小）5.2 D/A转换器结构转换器结构5.3 单片集成的单片集成的D/A转换器转换器DAC0832 1 1、简介、简介: : DAC0832为一个为一个8位位D/A转换器转换器,单电源供电单电源供电,在在+5+15V范围内均可正常工作。基准电压的范围为范围内均可正常工作。基准电压的范围为10V,电电流建立时间为流建立时间为1s,CMOS工艺工艺,低功耗低功耗20mW。其用法和引脚。其用法和引脚排列如图所示。排列如图所示。 20脚双列直插式脚双列直插式8位位D/A转换器，两个输入数据寄存器，可转换器，两个输入数据寄存器，可以与单片机连接，以与单片机连接，T型电阻网络。型电阻网络。123

8、4567891011121314151617181920VCCD0D1D2D3D4D5D6D7DGNDAGNDILECSWR1VREFRFBIOUT1IOUT2WR2XEFR 0832运算放大器接法运算放大器接法 DAC0832引脚图引脚图一、各一、各引脚的功能引脚的功能如下：如下：lD7D0：转换数据输入端。：转换数据输入端。l ：片选信号：片选信号,输入输入,低电平有效。低电平有效。lILE：数据锁存允许信号：数据锁存允许信号,输入输入,高电平有效。高电平有效。l ：写信号：写信号1,输入输入,低电平有效。低电平有效。l ：写信号：写信号2,输入输入,低电平有效。低电平有效。l ：数据传送

9、控制信号：数据传送控制信号,输入输入,低电平有效。低电平有效。lIOUT1：电流输出：电流输出1,当当DAC寄存器中各位为全寄存器中各位为全“1”时时,电流最电流最大大;为全为全“0”时时,电流为电流为0。lIOUT2：电流输出：电流输出2,电路中保证电路中保证IOUT1+IOUT2=常数。常数。lRFB：反馈电阻端：反馈电阻端,片内集成的电阻为片内集成的电阻为15k。lVREF：参考电压：参考电压,可正可负可正可负,范围为范围为10+10V。lDGND：数字量地。：数字量地。lAGND：模拟量地。：模拟量地。CSWR1WR2XFER5.3 单片集成的单片集成的D/A转换器转换器DAC0832

10、1234567891011121314151617181920VCCD0D1D2D3D4D5D6D7DGNDAGNDILECSWR1VREFRFBIOUT1IOUT2WR2XEFR单片机与单片机与DAC0832的接口有三种连接方式的接口有三种连接方式,即即直通方式直通方式、单缓冲方单缓冲方式及双缓冲方式式及双缓冲方式。电路连接如图所示。直通方式不能直接与系统的。电路连接如图所示。直通方式不能直接与系统的数据总线相连数据总线相连,需另加锁存器需另加锁存器,故较少应用。下面介绍单缓冲与双缓故较少应用。下面介绍单缓冲与双缓冲两种连接方式。冲两种连接方式。 二、二、 单片机与单片机与DAC0832的接

11、口的接口_+VO U TD A C 0 8 3 2RfIO U T 1IO U T 21 0 k + 5 V片 选 写 操 作D 0D 7ILEXFERWR1WR_+VO U TD A C 0 8 3 2RfIO U T 1IO U T 21 0 k + 5 V片 选 写 操 作D 0D 7WR2_+VO U TD A C 0 8 3 2RfIO U T 1IO U T 21 0 k + 5 V片 选 写 操 作D 0D 7CSa )b )c )WRWRCSCSILEILEXFERXFERWR1WR1WR2WR2 单片机与DAC0832的接口有三种连接方式 a) DAC寄存器直通方式5.3 单

12、片集成的单片集成的D/A转换器转换器DAC0832单片机与单片机与DAC0832的接口有三种连接方式的接口有三种连接方式,即即直通方式直通方式、单缓冲方单缓冲方式及双缓冲方式式及双缓冲方式。电路连接如图所示。直通方式不能直接与系统的。电路连接如图所示。直通方式不能直接与系统的数据总线相连数据总线相连,需另加锁存器需另加锁存器,故较少应用。下面介绍单缓冲与双缓故较少应用。下面介绍单缓冲与双缓冲两种连接方式。冲两种连接方式。 二、二、 单片机与单片机与DAC0832的接口的接口_+VO U TD A C 0 8 3 2RfIO U T 1IO U T 21 0 k + 5 V片 选写 操 作D 0

13、D 7ILEXFERWR1WR_+VO U TD A C 0 8 3 2RfIO U T 1IO U T 21 0 k + 5 V 片 选 写 操 作D 0D 7WR2_+VO U TD A C 0 8 3 2RfIO U T 1IO U T 21 0 k + 5 V 片 选 写 操 作D 0D 7CSa )b )c )WRWRCSCSILEILEXFERXFERWR1WR1WR2WR2 单片机与DAC0832的接口有三种连接方式 b) DAC寄存器单缓冲方式；c) DAC寄存器双缓冲方式5.3 单片集成的单片集成的D/A转换器转换器DAC0832(1) 单缓冲方式单缓冲方式单缓冲方式是将单缓

14、冲方式是将DAC转换后数据寄存器处于受控的锁存方式。转换后数据寄存器处于受控的锁存方式。 (2) 双缓冲方式双缓冲方式双缓冲方式是把双缓冲方式是把DAC0832的输入数据和的输入数据和DAC转换数据，这两个锁存器都转换数据，这两个锁存器都接成受控锁存方式。接成受控锁存方式。 由于两个锁存器分别占据两个地址由于两个锁存器分别占据两个地址,因此在程序中需要使用两条传送指因此在程序中需要使用两条传送指令令,才能才能控制两个锁存器控制两个锁存器，完成一个数字量的模拟转换。假设输入寄存器，完成一个数字量的模拟转换。假设输入寄存器地址为地址为FEFFH,DAC寄存器地址为寄存器地址为FDFFH,则完成一次

15、则完成一次D/A转换的程序段应转换的程序段应为：为： MOV A,DATA ； 转换数据送入转换数据送入AMOV DPTR,0FEFFH ； 指向输入寄存器指向输入寄存器MOVX DPTR,A ； 转换数据送输入寄存器转换数据送输入寄存器MOV DPTR,0FDFFH ； 指向指向DAC寄存器寄存器MOVX DPTR,A ； 数据进入数据进入DAC寄存器并进行寄存器并进行D/A转换转换二、单片机与二、单片机与DAC0832的接口的接口5.3 单片集成的单片集成的D/A转换器转换器DAC0832 D/A转换器是计算机控制系统中常用的接口器件转换器是计算机控制系统中常用的接口器件, 可以直接控制被

16、控可以直接控制被控对象；也可以很方便地产生各种输出波形对象；也可以很方便地产生各种输出波形,如矩形波、三角波、阶梯波、如矩形波、三角波、阶梯波、锯齿波、梯形波、正弦波及余弦波等。锯齿波、梯形波、正弦波及余弦波等。 在图在图5-45-4中中, ,运算放大器运算放大器A2A2的作用是把运算放大器的作用是把运算放大器A1A1的的单极性输出变为双极性输出。单极性输出变为双极性输出。例如例如, ,当当V VREFREF=+5V=+5V时时,A1,A1的电压的电压输出范围为输出范围为0 0（-5V-5V）。当）。当V VOUT1OUT1=0V=0V时时,V,VOUT2OUT2= =5V;5V;当当V VO

17、UT1OUT1= =2.5V2.5V时时,V,VOUT2OUT2=0V;=0V;当当V VOUT1OUT1= =5V5V时时,V,VOUT2OUT2=+5V=+5V。V VOUT2OUT2的的输出范围为输出范围为5V+5V5V+5V。V VOUT2OUT2与与参考电压参考电压V VREFREF的关系为：的关系为：REFOUTV128128V数字码DAC0832A1+_A2+_VREFR1=2RR3=2RRFBI1R2=RVOUT1IOUT2TOUT1RI2R4VOUT2DAC0832的双极性输出接口 三、三、 D/A转换应用举例转换应用举例5.3 单片集成的单片集成的D/A转换器转换器DAC0

18、8321、产生上行锯齿波、产生上行锯齿波DA0832 EQU 9C00HCODE SEGMENTASSUME CS:CODESTART: CALL BREAK MOV AL,00HA1: MOV DX,DA0832 OUT DX,AL CALL DALLYINC ALCMP AL,7FH JNC START JMP A1DALLY: PUSH CXPUSH AX MOV CX,0010H5.3 单片集成的单片集成的D/A转换器转换器DAC0832A3: MOV AX,1000HA4:DEC AXJNZ A4LOOP A3POP AXPOP CXRETBREAK PROC NEAR MOV AH

19、,06H MOV DL,0FFH INT 21H JE RETURN MOV AX,4C00H INT 21H RETURN:RETBREAK ENDPCODE ENDS END START利用DAC0832产生锯齿波的参考程序如下：START: CALL BREAK MOV AL,00HA1: MOV DX,DA0832 OUT DX,AL CALL DALLYINC ALCMP AL,7FH JNC START JMP A15.3 单片集成的单片集成的D/A转换器转换器DAC0832几点说明： 1)程序每循环一次,AL加1,可见锯齿波的上升沿是由255个小阶梯构成。 2)DALLY子程序决

20、定锯齿波的延时。可通过改变循环程序段的重复次数，改变波形周期。 3)通过AL加1,可得到正向的锯齿波;若要得到负向的锯齿波,只要将A加1改为A减1指令即可实现。2、产生矩形波参考程序如下： START: MOV AL,00H MOV DX,DA0832OUT DX,AL CALL DALLY MOV AL,7FH MOV DX,DA0832 OUT DX,AL CALL DALLY CALL BREAK JMP START5.3 单片集成的单片集成的D/A转换器转换器DAC0832几点说明： 1)本程序所产生的矩形波谷值为0,峰值为255。若改变下限值和上限值,那么三角波的谷值和峰值也随之改变

21、。 2)改变延时时间可改变矩形波的周期。 ？思考：产生其他类型波形，如下行锯齿波、正弦波、三角波1、 硬件描述硬件描述 TLC5615是是1999美国德州仪器公司生产的，串行接口输入的数模美国德州仪器公司生产的，串行接口输入的数模转换器。输入转换器。输入10位位数据，输出数据，输出基准电压两倍的输出电压范围基准电压两倍的输出电压范围，且，且DAC是单调变化的。是单调变化的。 器件可在器件可在单电源单电源5 V下工作，且具有下工作，且具有上电复位功能上电复位功能以确保可重复启以确保可重复启动。它动。它与与CMOS兼容兼容且易于和单片机连接的接口。且易于和单片机连接的接口。 器件内部的寄存器接收器

22、件内部的寄存器接收16位数据字。位数据字。数字输入端的特点包括带有数字输入端的特点包括带有斯密特触发器，具有高噪声抑制能力。斯密特触发器，具有高噪声抑制能力。低功耗低功耗，在，在5 V供电时功耗仅供电时功耗仅1.75 mW；数据更新速率；数据更新速率 为为1.2 MHz；典型的建立时间为；典型的建立时间为12.5s。 TLC5615可广泛应用于电池供电测试仪表、数字增益调整、电池远可广泛应用于电池供电测试仪表、数字增益调整、电池远程工业控制和移动电话等领域。程工业控制和移动电话等领域。 该器件该器件外形为外形为8脚脚小型小型D或或DIP封装。封装。C档的工作温度范围为档的工作温度范围为070，

23、I档的工作温度范围为档的工作温度范围为4085。其引脚与。其引脚与Maxim公司的公司的MAX515完全兼容。完全兼容。TLC56155.3 单片集成的单片集成的D/A转换器转换器2 2 引脚排列引脚排列 TLC5615的引脚排列见图。的引脚排列见图。 在图中，引脚在图中，引脚DOUT用于用于菊花链菊花链的串行数据输出；的串行数据输出；DIN是串行数据是串行数据输入；输入；SCLK是串行时钟输入；是串行时钟输入；CS是选片端，低电平有效；是选片端，低电平有效；OUT是是D/A电压输出；电压输出；REFIN是基准输入端，一般接是基准输入端，一般接2V到到VCC2 V，典型值是，典型值是2.048

24、 V；VCC是电源端，一般接是电源端，一般接+5 V；AGND是模拟地。是模拟地。DINSCLKCSDOUTVCCOUTREFINAGNDTLC5615TLC5615的引脚图TLC56155.3 单片集成的单片集成的D/A转换器转换器3 使用说明 TLC5615通过固定增益为2的运放缓冲电阻串网络，把10位数字数据转换为模拟电压电平。上电时，内部电路把DAC寄存器复位为0。其输出具有与基准输入相同的极性，表达式为： l数据输入。由于DAC是12位寄存器，所以在10位数据字中必须写入数值为0的两个低于LSB(D0)的位(次最低有效位)。lDA输出。输出缓冲器具有满电源电压幅度输出，带有短路保护并

25、能驱动100pF负载电容的2 k负载。l外部基准。基准电压输入经过缓冲，这使得DAC输入电阻与代码无关。因此，REFIN输入电阻为10M，REFIN输入电容的典型值为5 pF，它们与输入代码无关。基准电压决定DAC的满度输出。l逻辑接口。逻辑输入端可使用TTL或CMOS逻辑电平。但使用满电源电压幅度，CMOS逻辑可得到最小的功耗。当使用TTL逻辑电平时，功率需求增加约两倍。TLC56155.3 单片集成的单片集成的D/A转换器转换器)(10242irefoDVV3 使用说明 l串行时钟和更新速率。下图给出了串行时钟和更新速率。下图给出了TLC5615的工作时序。最大串行时的工作时序。最大串行时

26、钟速率近似为钟速率近似为1.2 MHz。通常，数字更新速率受片选周期限制。对于满。通常，数字更新速率受片选周期限制。对于满刻度输入阶跃跳变，刻度输入阶跃跳变，10位位DAC建立时间为建立时间为12.5s，这把更新速率限制，这把更新速率限制至至80 kHz。SCLKCSDIN DOUTTLC5615的工作时序 TLC56155.3 单片集成的单片集成的D/A转换器转换器3 3 使用说明使用说明 l菊花链接器件。假如时序关系合适，可以通过在一个链路菊花链接器件。假如时序关系合适，可以通过在一个链路(Chain)中把中把一个器件的一个器件的DOUT端连接到下一个器件的端连接到下一个器件的DIN端实现

27、端实现DAC的菊花链接的菊花链接(级级联联)。DIN处的数据延迟处的数据延迟16个时钟周期加一个时钟宽度后出现在个时钟周期加一个时钟宽度后出现在DOUT端。端。DOUT是低功率的推拉输出电路。当是低功率的推拉输出电路。当CS为低电平时，为低电平时，DOUT在在SCLK下下降沿变化；当降沿变化；当CS为高电平时，为高电平时，DOUT保持在最近数据位的值并不进入高保持在最近数据位的值并不进入高阻状态。阻状态。TLC56155.3 单片集成的单片集成的D/A转换器转换器4 4 典型接口典型接口 当片选当片选CS为低电平时，输入数据读入为低电平时，输入数据读入16位移位寄存器位移位寄存器(由时钟同步，

28、由时钟同步，最高有效位在前最高有效位在前)。SLCK输入的上升沿把数据移入输入寄存器。接着，输入的上升沿把数据移入输入寄存器。接着，CS的上升沿把数据传送至的上升沿把数据传送至DAC寄存器。当寄存器。当CS为高电平时，输入数据不为高电平时，输入数据不能由时钟同步送入输入寄存器并输出。所有能由时钟同步送入输入寄存器并输出。所有CS的跳变应当发生在的跳变应当发生在SCLK输入为低电平时。输入为低电平时。 如果不使用菊花链如果不使用菊花链(级联级联)功能，那么可以使用功能，那么可以使用MSB在前的在前的12位输入位输入数据序列：数据序列：D9D8D7D6D5D4D3D2D1D000 如果使用菊花链如

29、果使用菊花链(级联级联)功能，那么可以传送功能，那么可以传送4个高虚拟位在前的个高虚拟位在前的16位输入数位输入数据序列：据序列：4Upper Dummy 10Data Bits 00TLC56155.3 单片集成的单片集成的D/A转换器转换器4 4 典型接口典型接口 TLC5615三线接口与三线接口与SPI、QSPI以及串行标准相兼容，硬件连接以及串行标准相兼容，硬件连接如图所示。如图所示。SCLKDINCSDOUTP1.7P1.4P1.5P1.6SCLKDINCSDOUTSCLMOSII/OMISOTLC5615AT89S51TLC5615SPI/QSPIa）与AT89S51的连接 b）S

30、PI/QSPI连接 TLC5615的典型接口TLC56155.3 单片集成的单片集成的D/A转换器转换器5 应用程序 SETB SCLK ；设置SCLK为高电平 MOV DA_DATAH,A LCALL A_DELAY2 CLR SCLK DJNZ R6，C_DA_LOOH MOV R6，#08HC_DA_LOOL： MOV A，DA_DATAL ；装入低8位 RLC A ；从最高位向D/A寄存器中移 MOV DIN，C SETB SCLK MOV DA_DATAL，A LCALL A_DELAY2 CLR SCLK DJNZ R6，C_DA_LOOL SETB D/A_CS ；设置CS为高电

31、平 RETTLC56155.3 单片集成的单片集成的D/A转换器转换器四、音频四、音频D/A转换器转换器（Audio D/A Converters） AD1857/1858是单片立体声数字音频重现器件，它包括一个高级数字内插滤波器、一个具有革命性的“线性补偿”的多位-高频脉动调制器、一个DAC、开关电容以及连续时间模拟滤波器和模拟输出驱动电路。AD1857/1858有一个简单却很灵活的线性数据输入端口，可以与多种ADC、DSP芯片、AES/EBU接收器和采样频率转换器相连，AD1857的线性数据输入端口可以配置为16位、18位或20位左对齐或I2S对齐方式，AD1858的线性数据输入端口可以配

32、置成16位右对齐或DSP串行端口兼容模式。AD1857/1858采用单+5V供电，20引脚SSOP封装，工作温度为0+70。 AD1857/1858可应用于数字有线电视和卫星广播接收机顶盒、高清电视、数字音频接收器、CD/CD-R/DAT/DCC/MD播放器以及数字音频工作站等领域。AD1857/1858的特点如下： 5.3 单片集成的单片集成的D/A转换器转换器四、音频四、音频D/A转换器转换器（Audio D/A Converters） l低成本、高性能立体声DACl128倍重复取样内插滤波器l多位SD调制器l离散时间和连续时间模拟重建滤波器l带有2kV输出负载驱动的缓冲输出端l94分贝动

33、态范围，-94分贝THD+N性能l数字非预加重和静音l0.1最大线性相位偏差l支持连续可变的采样率l掉电模式l单+5V供电l20引脚SSOP封装四、音频四、音频D/A转换器转换器（Audio D/A Converters） AD1857/1858的结构框图，封装图如图所示： 1234567891011121314151617181920MCLKMODENCDEEMPAVddOURTLAGNDCMOUTSDATABCLKDVddDGNDMUTEAVddOURTRAGNDFILT384 256LRCLKPD RSTAD1857/1858结构框图 SSOP封装 四、音频四、音频D/A转换器转换器（A

34、udio D/A Converters） AD1857/1858的引脚功能如表所示： 四、音频四、音频D/A转换器转换器（Audio D/A Converters） AD1857/1858提供-转换机构和传统的R-2R梯形音频DAC，-多位调制器的应用意味着AD1857/1858产生的带外噪声能量非常小，这可极大的减少对DAC滤波的要求，同时，-多位调制器的数字基质噪声有很高的免疫力。 串行音频接口使用位时钟（BCLK）给输入数据提供时钟，因此，位时钟可能会与时钟异步。时钟（LCLK）既是定位信号又是内插滤波器的采样频率输入，它必须与MCLK同步；通常是由MCLK同步分离出来的。 内插滤波器的

35、目的是“过采样”输入数据，即增加采样频率使第一信号图像搬移到过采样频率范围，减轻模拟重建滤波器的衰减需要。内插滤波器采用多级FIR数字滤波器结构，第一级是衰减均衡器，第二、三级是半边带滤波器，第四级是二阶梳状滤波器。FIR滤波器系数已经以标准的符号位格式进行了重新编码，可以不用乘法器而使用运算逻辑部件。四、音频四、音频D/A转换器转换器（Audio D/A Converters） AD1857/1858使用一个使用一个4位二级位二级-调制器，传统的调制器，传统的1位位-调制器调制器有有2级量化，对输入信号的采样率为输入采样频率的级量化，对输入信号的采样率为输入采样频率的64倍，而倍，而AD18

36、57/1858有有17级量化，对输入信号的采样率则为输入采样频率的级量化，对输入信号的采样率则为输入采样频率的128倍。倍。 多位多位-调制器还带来一个额外的好处：它们几乎没有稳定性问题。调制器还带来一个额外的好处：它们几乎没有稳定性问题。它们可以将输出信号调整到一个更宽的基准电压范围，这可以增加整个它们可以将输出信号调整到一个更宽的基准电压范围，这可以增加整个转换器的动态范围。转换器的动态范围。 限制多位限制多位-转换器性能的问题在于用来合计量化电平的无源电路转换器性能的问题在于用来合计量化电平的无源电路元件的非线性，而元件的非线性，而AD1857/1858所使用的新型结构使其具有跟所使用的

37、新型结构使其具有跟1位位- DAC一样的差分非线性和线性漂移。一样的差分非线性和线性漂移。 AD1857/1858内含一个高频脉动发生器，其作用是进一步内含一个高频脉动发生器，其作用是进一步“漂白漂白”多位多位DAC产生的量化噪声。高频脉动发生器具有三角概率分布函数特性，产生的量化噪声。高频脉动发生器具有三角概率分布函数特性，能对残余量化噪声产生最好的修正效果。能对残余量化噪声产生最好的修正效果。四、音频四、音频D/A转换器转换器（Audio D/A Converters） AD1857/1858包括一个二阶开关电容离散时间低通滤波器和一个一阶模拟连续时间低通滤波器，这样就不需在片外再添加重建

38、滤波器。片内开关电容模拟滤波对于减少主时钟颤抖引起的有害效应是非常重要的。 AD1857/1858包括数字电路来实现50/15s非预加重频率响应特性，DEEMP引脚的高电平将会使能非预加重。数字非预加重响应需要44.1kHz的采样频率，数字滤波器传递函数的幅度误差与50/15s连续时间滤波器相比低于0.1dB。 AD1857/1858使用时钟和主时钟来确定输入抽样率，通常情况下，主时钟被分频以合成 时钟（ ） ，必须连续运行并在每个采样周期内转换两次。位时钟（BCLK）可以用在门控或触发模式，位时钟仅用来将音频数据写入串行输入口。 AD1857/1858灵活的串行输入端口接收数据为二进制补码，

39、MSB在前格式，左通道数据段总是先于右通道数据段。输入数据包括16位、18位或20位，所有数字输入都指定为TTL逻辑电平。此外，AD1857提供16位、18位或20位左对齐或I2S对齐模式，AD1858则提供16位右对齐或DSP串行端口兼容模式。RL/CLKRL四、音频四、音频D/A转换器转换器（Audio D/A Converters） 下图所示为AD1858与DSP芯片的典型接口连接图，ADSP-21xx支持16位数据左对齐DSP串行端口格式。图5-17为AD1858与音频解码器TMS320AV110的连接图，TMS320AV110支持18位数据右对齐输出格式。 A AD DS SP P-

40、 -2 21 1* * *SCLKRFSTFSDTDRBCLKSDATAMODEMCLKA AD D1 18 85 58 8NCNCLRCLK284 256T TM MS S3 32 20 0A AV V1 11 10 0SCLKLRCLKPCMDATAPCMCLKBCLKSDATAA AD D1 18 85 58 8MODEMCLK384 256LRCLKB256F与ADSP-21xx的接口 与与TMS320AV110的接口的接口四、音频D/A转换器（Audio D/A Converters） AD1857/1858的去耦、旁路和输出电路如图所示。的去耦、旁路和输出电路如图所示。 典型连接

41、T TM MS S3 32 20 0A AV V1 11 10 0SCLKLRCLKPCMDATAPCMCLKBCLKSDATAA AD D1 18 85 58 8MODEMCLK384 256LRCLKB256F模拟5VMCLK频率抽样率256MODE384MODE48KHz44.1KHz32KHzA AD D1 18 85 57 7/ /A AD D1 18 85 58 8控制器4.7FDSP或音频解码器SDATABLCKMODEDVdd DGNDNCMUTE DEEMP左线输出右线输出外用偏置电压数字5V2.2F2.2F0.1F0.1F模拟5V4.7F 4.7F0.1F18.432MHz

42、16.934MHz12.288MHx12.288MHz11.283MHz8.192MHx384 256=HI384 256=LOLRCLKPD RSTFILTAGNDCMOUTOUTLOUTRAVddAGNDAVdd MCLK384 25679141611122010818315171642135以下略：以下略：六、视频编码器（Video Encoders） ADV7390/7391/7392/7393是单片高速模数视频编码器，三个2.7V/3.3V 10位视频DAC支持标准清晰度（SD）或高清晰度（HD）的合成（CVBS）、S视频（YC）或分量（YPrPb/RGB）模拟输出。低功率最优化运行

43、、最小占用面积和很少的外围器件使这些编码器非常适合便携式或低功率应用，电缆检测和DAC自动掉电保证最小功耗。 ADV7390/7391有一个8位视频输入端口，支持SD视频模式和HD视频模式；ADV7392/7393有一个16位视频输入端口，可以配置为多种形式，支持SD RGB输入。所有这些视频编码器都支持嵌入式EAV/SAV定时代码、外部视频同步信号以及I2C和SPI通信协议。六、视频编码器（Video Encoders） ADV7390/7391/7392/7393适用于移动电话、数字照相机、便携式媒体DVD播放器、便携式游戏控制器、数字摄像机和机顶盒等领域，其特点如下：l3个高品质10位视

44、频DAC 16（216MHz）DAC重复取样（SD） 8（216MHz）DAC重复取样（ED） 4（297MHz）DAC重复取样（HD） 最大DAC输出电流37mAl支持多种视频输入模式 4:2:2YCrCb（SD，ED，HD） 4:4:4RGB（SD）l支持多种视频输出模式 合成（CVBS）和S视频 分量YPrPb（SD，ED，HD） 分量RGB（SD，ED，HD）六、视频编码器（Video Encoders） l先进的电源管理 自动电缆检测和DAC掉电 DAC开/关单独控制 最小功耗的睡眠模式l支持74.25MHz 8、10、16位高分辨率输入l支持NTSC M，PAL B/D/G/H/I

45、/M/N，PAL60l片内视频定时信号发生器l片内测试图案产生l兼容I2C和SPI的串行MPU接口l2.7V或3.3V模拟工作电压，1.8V数字工作电压，3.3V I/O工作电压l工作温度-40+85六、视频编码器（Video Encoders） ADV7390/7391/7392/7393的内部结构如图所示。ADV739x内部结构图六、视频编码器（Video Encoders） ADV7390/7391/7392/7393的封装如图所示。ADV7390/7391/7392/7393ADV7390/7391/7392/7393的封装图的封装图 六、视频编码器（Video Encoders） A

46、DV7390/7391/7392/7393的引脚功能如表所示。六、视频编码器（六、视频编码器（Video Encoders） ADV739x ADV739x支持支持2 2线串行微处理器总线驱动多种外围设备，两个输入线串行微处理器总线驱动多种外围设备，两个输入串行数据串行数据SDASDA和串行时钟和串行时钟SCLSCL在在ADV739xADV739x与连接到总线上的任何设备之与连接到总线上的任何设备之间传递信息。每个从设备都被赋予一个唯一的地址，间传递信息。每个从设备都被赋予一个唯一的地址，ADV739xADV739x对读、写对读、写操作都有操作都有4 4种可能的从地址。种可能的从地址。 如果用

47、户在寻址编码器时使用自增的方式超出了最高子地址，那么：如果用户在寻址编码器时使用自增的方式超出了最高子地址，那么：在读模式下，最高子地址寄存器的内容直到主机发出一个不确认标志时在读模式下，最高子地址寄存器的内容直到主机发出一个不确认标志时才输出，这表示读操作的结束（不确认标志指才输出，这表示读操作的结束（不确认标志指SDASDA线在第九个脉冲时未线在第九个脉冲时未被拉低）；在写模式下，无效字节的数据不被装入任何一个子地址寄存被拉低）；在写模式下，无效字节的数据不被装入任何一个子地址寄存器，器，ADV739xADV739x发出不确认标志，转入空闲状态。发出不确认标志，转入空闲状态。 六、视频编码

48、器（六、视频编码器（Video Encoders） ADV739x支持4线串行总线连接多种外围设备，两个输入主机输出从机输入MOSI和串行时钟SCLK，一个输出主机输入从机输出MISO，在ADV739x与连接到总线上的任何设备之间传递信息。总线上的每个从设备都有一个从机选择引脚，通过唯一的从机选择线与主机SPI外围设备相连，因此，从设备不需寻址。 如果要请求SPI操作，主机SPI外围设备（比如一个微处理器）需要向ADV739x的发出三个低脉冲。当编码器检测到引脚的三个上升沿后，自动转到SPI通信模式，ADV739x一直保持在SPI通信模式直到硬件复位或掉电。 为了控制ADV739x，应用以下协

49、议进行读/写传送。首先，主机驱动并保持引脚低电平以发起一次数据转换，此后的第一个SCLK上升沿写命令通过MOSI线被写入ADV739x。写入MOSI线的第二个字节是起始子地址，MOSI线上的数据MSB在前被写入，并在SCLK的上升沿被锁存。所有的数据都被写入后，主机完成传送，驱动并保持ADV739x的引脚为高电平。六、视频编码器（Video Encoders） 读出数据时，当子地址被输入读出数据时，当子地址被输入MOSIMOSI线后，引脚被驱动并被保持高电线后，引脚被驱动并被保持高电平至少一个时钟周期，然后被驱动并保持在低电平。此后的第一个平至少一个时钟周期，然后被驱动并保持在低电平。此后的第

50、一个SCLKSCLK上升沿读命令通过上升沿读命令通过MOSIMOSI线写入线写入ADV739xADV739x，数据在，数据在SCLKSCLK的下降沿传送出去。的下降沿传送出去。当所有的数据都被读出后，主机驱动并保持引脚高电平以结束传送。当所有的数据都被读出后，主机驱动并保持引脚高电平以结束传送。 ADV7390/7391ADV7390/7391支持多种输入模式，通过子地址支持多种输入模式，通过子地址0 x010 x01第第6464位可以选位可以选择输入模式，上电后的默认输入模式为标准清晰度模式（择输入模式，上电后的默认输入模式为标准清晰度模式（SDSD）。下图所）。下图所示为输入配置。示为输入配置。 ADV7390/7391输入配置六、视频编码器（六、视频编码器（Video Encoders） SD YCrCb数据能在27MHz 8位总线上以隔行 4:2:2模式