第6章 门电路与逻辑代数

1、6.1 数制与编码数制与编码数字信号与数字电路数字信号与数字电路模拟信号：在时间上和数值上连续的信号。数字信号：在时间上和数值上不连续的（即离散的）信号。uu模拟信号波形数字信号波形tt对模拟信号进行传输、处理的电子线路称为模拟电路。对数字信号进行传输、处理的电子线路称为数字电路。（1）工作信号是二进制的数字信号，在时间上和数值上是离散的（不连续），反映在电路上就是低电平和高电平两种状态（即0和1两个逻辑值）。（2）在数字电路中，研究的主要问题是电路的逻辑功能，即输入信号的状态和输出信号的状态之间的逻辑关系。 （3）对组成数字电路的元器件的精度要求不高，只要在工作时能够可靠地区分0和1两种状态

2、即可。（1）进位制：表示数时，仅用一位数码往往不够用，必须用进位计数的方法组成多位数码。多位数码每一位的构成以及从低位到高位的进位规则称为进位计数制，简称进位制。6.1.1 数制及其转换数制及其转换（2）基 数：进位制的基数，就是在该进位制中可能用到的数码个数。（3） 位 权（位的权数）：在某一进位制的数中，每一位的大小都对应着该位上的数码乘上一个固定的数，这个固定的数就是这一位的权数。权数是一个幂。进位计数制的特点是：基本数符为进位计数制的特点是：基本数符为R个，逢个，逢R进一。进一。R称为称为计数制的模。计数制的模。 一、数制一、数制数码为：09；基数是10。运算规律：逢十进一，即：911

3、0。十进制数的权展开式：1、十进制、十进制103、102、101、100称为十进制的权。各数位的权是10的幂。同样的数码在不同的数位上代表的数值不同。任意一个十进制数都可以表示为各个数位上的数码与其对应的权的乘积之和，称权展开式。即：(5555)105103 510251015100又如：(209.04)10 2102 0101910001014 1022、二进制、二进制数码为：0、1；基数是2。运算规律：逢二进一，即：1110。二进制数的权展开式：如：(101.01)2 122 0211200211 22 (5.25)10加法规则：0+0=0，0+1=1，1+0=1，1+1=10乘法规则：0

4、.0=0， 0.1=0 ，1.0=0，1.1=1运算运算规则规则各数位的权是的幂各数位的权是的幂二进制数只有0和1两个数码，它的每一位都可以用电子元件来实现，且运算规则简单，相应的运算电路也容易实现。3、十六进制、十六进制数码为：09、AF；基数是16。运算规律：，即：F110。十六进制数的权展开式：如：(D8.A)2 13161 816010 161(216.625)10各数位的权是各数位的权是16的幂的幂1 1 1 0 1 0 1 0 0 . 0 1 10 0 00 (1D4.6)16= 1010 1111 0100 . 0111 0110(AF4.76)16 任意进制数转换成十进制数方法

5、：将数按权展开，在十进制中求和。 (ABC.F)16 = 1016211161121601516 -1 = (2748.9375)10 十进制数转换成任意进制方法： 整数部分：除基取余，直到商为零； 小数部分：乘基取整，按精度要求确定位数。二、数制转换二、数制转换 八进制数 5 6 5 7 . 5 4 二进制数 1 0 1 1 1 0 1 0 1 1 1 1 . 1 0 1 1 0 0 十六进制数 B A F . B 1、二进制、二进制 八进制八进制 十六进制之间的相互转换十六进制之间的相互转换二进制数与十六进制数的相互转换，按照进行转换。二进制数与八进制数的相互转换，按照进行转换。 2 44

6、 余数 低位 2 22 0=K0 2 11 0=K1 2 5 1=K2 2 2 1=K3 2 1 0=K4 0 1=K5 高位十进制整数转换为二进制采用，先得到的余数为低位，后得到的余数为高位。小数部分：乘基取整，按精度要求确定位数。所以：(44)10(101100)22、十进制数转换为二进制数、十进制数转换为二进制数 R1进制转换为R2 进制方法： R1进制数 十进制数 R2进制数 如八进制与十六进制的转换 几几种种进进制制数数之之间间的的对对应应关关系系十进制数二进制数八进制数十六进制数0123456789101112131415000000010010001101000101011001

7、11100010011010101111001101111011110123456710111213141516170123456789ABCDEF6.1.2原码、反码和补码 1.定点数： 整数：N1=+111101， 可表示为：N1=Nf1，111101 小数：N2=+0.111101 可表示为：N2=Nf2.111101 Nf1，Nf2表示最高符号位 2.原码、反码和补码 分别针对整数和小数讨论 原码的表示方法： 反码的表示方法： 补码的表示方法： 原码、反码和补码 正数补码 = 正数反码 = 正数原码 负数反码= 负数原码的符号位不变，将数值按位取反 负数补码= 负数反码的最低位加1 N

8、1 =1101 则 N1原 = N1反 = N1补= 0,1101 N2 =1101 N2原 = 1,1101 N2反 = 1,0010 N2补= 1,0011 * N2补1,00101 补码的性质： 0的补码唯一 补码表示负数可以比表示正数多一个单位。 8位补码表示整数的范围：128127；小数范围1(127 )。 补码加减双符号位连同数值一起运算，和的双符号位“相同”时表示没有 溢出、双符号位“不同”时表示有溢出。 用一定位数的二进制数来表示十进制数码、字母、符号等信息称为。 用以表示十进制数码、字母、符号等信息的一定位数的二进制数称为。 数字系统只能识别0和1，怎样才能表示更多的数码、符

9、号、字母呢？用编码可以解决此问题。 二-十进制代码：用4位二进制数b3b2b1b0来表示十进制数中的 0 9 十个数码。简称BCD码。 2421码的权值依次为2、4、2、1；余3码由8421码加0011得到；格雷码是一种循环码，其特点是任何相邻的两个码字，仅有一位代码不同，其它位相同。 用四位自然二进制码中的前十个码字来表示十进制数码，因各位的权值依次为8、4、2、1，故称8421码。6.1.3几种几种 编码编码常常用用B BC CD D码码十进制数 8421码 余3码 格雷码 2421码5421码012345678900000001001000110100010101100111100010

10、010011010001010110011110001001101010111100000000010011001001100111010101001100110100000001001000110100101111001101111011110000000100100011010010001001101010111100权8421242154216.1.4 可靠性编码可靠性编码 格雷码格雷码是循环码、无权码，任何两个相邻的二进制数是循环码、无权码，任何两个相邻的二进制数的编码中仅有一位不同，四位的编码中仅有一位不同，四位最大码组最大码组1000和最小码组和最小码组0000头尾相接。头尾相接。

11、偶校验码偶校验码在二进制数的最高位前加一位校验位，使数在二进制数的最高位前加一位校验位，使数据中据中“1”的个数是偶数。的个数是偶数。奇校验码奇校验码在二进制数的最高位前加一位校验位，使数在二进制数的最高位前加一位校验位，使数据中据中“1”的个数是奇数。的个数是奇数。例：二进制数例：二进制数 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 格雷码格雷码 0000 0001 0011 0010 0110 0111 0101 0100 1100 1101 6.1.5 字符编码字符编码 ASCLL码采用七位二进制数编码，占用码采用七位二进制数编码，

12、占用一字节，最高位一字节，最高位b7作校验位。作校验位。 汉字内码是双字节编码汉字内码是双字节编码,字节的字节的b7位置位置1表示这是汉字。表示这是汉字。将门电路按照一定的规律连接起来，可以组成具有各种逻辑功能的逻辑电路。分析和设计逻辑电路的数学工具是逻辑代数（又叫布尔代数或开关代数）。逻辑代数具有3种基本运算：与运算（逻辑乘）、或运算（逻辑加）和非运算（逻辑非）。6.2.1 基本逻辑关系及其门电路基本逻辑关系及其门电路1 1、与逻辑和与门电路与逻辑和与门电路当决定某事件的全部条件同时具备时，结果才会发生，这种因果关系叫做。实现与逻辑关系的电路称为。+UCC(+5V) R F D1A D2B3

13、V0VABF &uA uBuFD1 D20V 0V0V 3V3V 0V3V 3V0V0V0V3V导通 导通导通 截止截止 导通截止 截止A BF0 00 11 01 10001逻辑与（逻辑乘）的为：111 001 010 000ABCF与门的输入端可以有多个。下图为一个三输入与门电路的输入信号A、B、C和输出信号F的波形图。2 2、或逻辑和或门电路或逻辑和或门电路在决定某事件的条件中，只要任一条件具备，事件就会发生，这种因果关系叫做。实现或逻辑关系的电路称为。A D1B D2 3V 0V FRABF 1uA uBuFD1 D20V 0V0V 3V3V 0V3V 3V0V3V3V3V截止

14、 截止截止 导通导通 截止导通 导通A BF0 00 11 01 10111F=A+B逻辑或（逻辑加）的为：111 001 010 000或门的输入端也可以有多个。下图为一个三输入或门电路的输入信号A、B、C和输出信号F的波形图。ABCF3 3、非逻辑和非门电路非逻辑和非门电路决定某事件的条件只有一个，当条件出现时事件不发生，而条件不出现时，事件发生，这种因果关系叫做。实现非逻辑关系的电路称为，也称。A+3V F电路图1逻辑符号AFRCRBAF0110AF 输入A为高电平1(3V)时，三极管饱和导通，输出F为低电平0（0V)；输入A为低电平0(0V)时，三极管截止，输出F为高电平1（3V)。逻

15、辑非（逻辑反）的为：01 104 4、复合门电路复合门电路将与门、或门、非门组合起来，可以构成多种复合门电路。AB&F(b) 逻辑符号ABF&1(a) 与非门的构成ABF 由与门和非门构成与非门。（1 1）与非门与非门A BF0 00 11 01 11110AB1F(b) 逻辑符号ABF11(a) 或非门的构成由或门和非门构成或非门。BAF（2 2）或）或非门非门A BF0 00 11 01 11000由与门、或门和非门构成与或非门。（3 3）与或）与或非门非门ABCDF&1& 1ABCD(a)与或非门的构成 (b) 与或非门的符号FCDABF6.2.2 逻辑代

16、数的公式和定理逻辑代数的公式和定理（2）基本运算（1）常量之间的关系或运算：1 11 0AA AAAAAA非运算：AA 分别令分别令A=0及及A=1代入这些公式，即代入这些公式，即可证明它们的正确性。可证明它们的正确性。（3）基本定理利用真值表很容易证利用真值表很容易证明这些公式的正确性。明这些公式的正确性。如证明如证明AB=BA：A B A.B B.A0 00 11 01 100010001(A+B)(A+C)=AA+AB+AC+BC分配率分配率A(B+C)=AB+ACA(B+C)=AB+AC=A+AB+AC+BCAA=AAA=A=A(1+B+C)+BC分配率分配率A(B+C)=AB+ACA

17、(B+C)=AB+AC=A+BCA+1=1A+1=1证明分配率：A+BA=(A+B)(A+C)证明：证明：吸收律：ABABAABABA)()(证 明 ：)(BAAABAABABAABABAAABAAABAA)( )()(1BA BA 分配率分配率A+BC=(A+B)(A+C)A+BC=(A+B)(A+C)A+A=1A+A=1A A1=11=1 三个规则三个规则 (1)代入规则代入规则逻辑等式中在逻辑等式中在A出现的所有地方都代之同一出现的所有地方都代之同一个逻辑函数，等式仍成立。个逻辑函数，等式仍成立。 (2)反演规则反演规则将逻辑函数将逻辑函数F中所有的中所有的“”换成换成“”，“”换成换成

18、“”，“1”换成换成“0”，“0”换成换成“1”，原变量换，原变量换成反变量，反变量换成原变量，得到该函数的反函数。成反变量，反变量换成原变量，得到该函数的反函数。 (3)对偶规则对偶规则将逻辑函数将逻辑函数F中所有的中所有的“”换成换成“”，“”换成换成“”，“1”换成换成“0”， “0”换成换成“1”，变量保持不变，得到该函数的对偶函数。，变量保持不变，得到该函数的对偶函数。 注意事项：注意事项： 应保证、和三者运算顺序相同，必要时可以加括号。应保证、和三者运算顺序相同，必要时可以加括号。 应用反演规则和对偶规则可以将应用反演规则和对偶规则可以将“与或式与或式”的公式推广的公式推广到到“或

19、与式或与式”中。中。 一般情况下，。但一般情况下，。但0和和1互为对偶互为反码。互为对偶互为反码。 若两个原函数相等，则，。若两个原函数相等，则，。逻辑函数有5种表示形式：真值表、逻辑表达式、卡诺图、逻辑图和波形图。只要知道其中一种表示形式，就可转换为其它几种表示形式。6.3.1 逻辑函数的表示方法逻辑函数的表示方法1 1、真值表真值表：是由变量的所有可能取值组合及其对应的函数值所构成的表格。：每一个变量均有0、1两种取值，n个变量共有2i种不同的取值，将这2i种不同的取值按顺序（一般按二进制递增规律）排列起来，同时在相应位置上填入函数的值，便可得到逻辑函数的真值表。6.3逻辑函数化简例如，要

20、表示这样一个函数关系：当3个变量A、B、C的取值中有偶数个1时，函数取值为1；否则，函数取值为0。此函数称为判偶函数，可用真值表表示如下。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010110：取F=1的组合，输入变量值为1的表示成原变量，值为0的表示成反变量，然后将各变量相乘，最后将各乘积项相加，即得到函数的与或表达式。2 2、逻辑表达式逻辑表达式：是由逻辑变量和与、或、非3种运算符连接起来所构成的式子。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 110010110CABCBABCACBAFC

21、BABCACBACAB：把输入变量各种组合的取值分别代入逻辑表达式中进行运算，求出相应的逻辑函数值，即可列出真值表。如函数：CABCABFA B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1000101113 3、逻辑图逻辑图：是由表示逻辑运算的逻辑符号所构成的图形。CABCBABCACBAFABC & & &1F 1 1 1 &C C B B A AABCF4 4、波形、波形图图：是由输入变量的所有可能取值组合的高、低电平及其对应的输出函数值的高、低电平所构成的图形。 1 1 0CABCBABCACBAF5 5、卡诺、卡

22、诺图图：将逻辑函数真值表中的各行排列成矩阵形式，在矩阵的左方和上方按照格雷码的顺序写上输入变量的取值，在矩阵的各个小方格内填入输入变量各组取值所对应的输出函数值，这样构成的图形就是卡诺图。如函数：CABCBABCACBAF 000111100001011100ABC在变量A、B、C的取值分别为000、011、101、110所对应的小方格内填入1，其余小方格内填入0（也可以空着不填），便得到该函数的卡诺图。BABABAF异或函数： 01001110(a) 卡诺图AB=1ABF(b) 逻辑符号4变量函数：DCBDAF 00011110000100010110110100100100ABCD例例 某

23、逻辑函数的真值表如表所示，试用其他4种方法表示该逻辑函数。A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 101101000解解 逻辑表达式：CBACBACBAF逻辑图：ABC & & &1F 1 1 1C C B B A A波形图：ABCF卡诺图： 000111100010111000ABC例例2 2 某逻辑函数的卡诺图如图所示，试用其他4种方法表示该逻辑函数。A1&F1 & &F1F2F3F4BC解解 写逻辑表达式：ACFBCFBAF321ACBCFFF324BCABACABCBAACBCBAACBC

24、BAACBCBAFFF)()(41列真值表：A B CF0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 111010000画波形图：ABCF画卡诺图： 000111100111010000ABCBCABAF6.3.2 逻辑函数的化简逻辑函数的化简BCCBCBBCCBBCAACBBCAABCY)()(1ABCBCABCAABCCBAABCCABAABCY)()(2运用摩根定律运用分配律运用分配律逻辑函数化简的意义：逻辑表达式越简单，实现它的电路越简单，电路工作越稳定可靠。1 1、公式法、公式法BAFEBCDABAY)(1BABCDBADABADBCDABADCDBA

25、Y)()(2。运用摩根定律CABCABABCBAABCBCAABY)(DCBADBACBADBACBADBACCBADCBDCACBAY)()(。CACBBABBCAACBCBACBABCACBACBACBBACCBACBAACBBABACBCBBAY)()1 ()1 ()()(BCACABBCAABCCBAABCCABABCBCACBACABABCY)()()( 卡诺图化简n变量的卡诺图是用 2n 个小方块组成，每个小方块代表一个最小项。相邻最小项的编码中只有一位变量不同，它们是互补的。 2、卡诺图法、卡诺图法 最小项的定义：一个n变量逻辑函数的与或式中，每个与项都是由n个变量组成，每个变量

26、或者以原变量形式、或者以反变量形式在与项中出现一次且仅出现一次。 最小项的性质： 任意一个最小项，只有一组变量的取值可以使其为1，其余2n-1种取值都使为0。 n变量的所有2n个最小项之和恒为1。 任意两个不同的最小项之积必为0，即。 最大项的定义：一个n变量逻辑函数的或与式中，每个或项都是由n个变量组成，每个变量或以原变量形式、或以反变量形式在或项中出现一次且仅出现一次。 最大项的性质： 任意一个最大项，只有一组变量的取值可以使其为0，其余2n-1 种取值都使其1。 n变量的所有2n个最大项之积恒为0。 任意两个不同的最大项之和必为1。 逻辑函数可以用最小相之和表示也可以用最大项之积表示。卡

27、诺图化简逻辑函数步骤：卡诺图化简逻辑函数步骤：（1）将逻辑函数正确地用卡诺图表示出来。（2）将取值为1的相邻小方格圈成矩形或方形。相邻小方格包括最上行与最下行同列两端的两个小方格，以及最左列与最右列同行两端的两个小方格。所圈取值为1的相邻小方格的个数应为2n（、1、2、3、），即1、2、4、8、，不允许3、6、10等。（3）圈的个数应最少，圈内小方格个数应尽可能多。每圈一个新的圈时，必须包含至少一个在已圈过的圈中没有出现过的小方格，否则重复而得不到最简单的表达式。每个取值为1的小方格可被圈多次，但不能漏掉任何一个小方格。（4）将各个圈进行合并。含2个小方格的圈可合并为一项，并消去1个变量；含4

28、个小方格的圈可合并为一项，并消去2个变量；以此类推，含2n个小方格的圈可合并为一项，并消去n个变量。若圈内只含一个小方格，则不能化简。最后将合并的结果相加，即为所求的最简与或表达式。例例 将下示函数用卡诺图表示并化简。ABCCABCBABCAF 000111100001010111ABCACCBAABCABCABABCBCBCAABCACBCABF（1）画卡诺图（2）画圈合并（3）相加例例 用卡诺图化简函数：DCBAABDDCACF 00011110001011010011111111101011ABCDCABDBABCF例例 用卡诺图化简函数：CBABDAABCCABF 0001111000

29、0011010110111111100000ABCDDCACDBDF卡诺图化简有以下规律：卡诺图化简有以下规律：逻辑上可以合并的最小项表示在卡诺图上是几何位置的相邻。 对相邻的2n个最小项合并成一个与项将消去n1个变量。 每个卡诺圈尽可能多包含“新”（未被其它卡诺圈包含过的）的最小项，但至少要包含一个“新”的最小项，这样的与项才不会是多余的。用最少的卡诺圈覆盖所有最小项。 函数为1的项少而集中，就圈1得到原函数的“与或式”；函数为0的项少而集中，就圈0得到反函数的“与或式”，取反得到原函数的“或与式”。 获得高、低电平的基本方法：利用半导体开关元件的导通、截止（即开、关）两种工作状态。逻辑0和

30、1： 电子电路中用高、低电平来表示。逻辑门电路：用以实现基本和常用逻辑运算的电子电路。简称门电路。基本和常用门电路有与门、或门、非门（反相器）、与非门、或非门、与或非门和异或门等。V4 +UCC(+5V) b1 A BR13kV3V2V1F R4100+UCC(+5V)V5 A BTTL与非门电路V1的等效电路D3c1R13kR2750R3360R53kD1D26.4.1 TTL门电路门电路1 1、TTLTTL与非门与非门输入信号不全为1：如uA=0.3V， uB=3.6V R4100V4 A BR13kV3V2V1F+UCC(+5V)V5R2750R3360R53k0.7V0.7V+-3.6V0.3V1V则uB1=0.3+0.7=1V，V2、V5截止，V3、V4导通忽略iB3，输出端的电位为：输出F为高电平1。uF50.70.73.6VV4ABR13kV3V2V1FR4100+UCC(+5V)V5R2750 R3360 R53k0.7V0.7V+-+-0.3V+-0.3V3.6V3.6V输入信号全为1：如uA=uB=3.6V2.1V则uB1=2.1V，V2、V5导通，V3、V4截止