2015年信息组原试题A卷解析

1、1西北农林科技大学本科课程考试试题（卷）2013-2014 学年第二学期计算机组成与系统结构课程 A 卷专业班级：命题教师：审题教师：学生姓名：学号：考试成绩：4. 在定点运算器中，无论采用双符号位还是单符号位，必须（ C ）来实现A. 有译码电路，用与非门B.有编码电路，用或非门C. 有溢出判断电路，用异或门D.有移位电路，用与或非门5.指令周期是指（C）oA . CPU 从主存取出一条指令的时间B . CPU 执行一条指令的时间C . CPU 从主存取出一条指令加上执行这条指令的时间D 时钟周期时间6.设X补 =1.X1人X3X4,当满足（ A ）时，X-1/2成立。A.X1必须为 1，X

2、2,X4至少有一个为 1B.X1必须为 1，X2,X4任意C.X1必须为0，X2,X4至少有一个为 1D.X1必须为0，X2,X4任意7. 从信息流的传送效率来看，（B ）工作效率最低。8.微程序控制器中，机器指令与微指令的关系是（A ）A.每一条机器指令由一段微指令编成的微程序来解释执行B.每一条机器指令由一条微指令来执行A .三总线系统B单总线系统C双总线系统D.多总线系统、选择题（每小题 1 分，共 15 分）得分：分1.下列数中最大的数是（B ）。A.（10010101） 2 B. （227） 82.在 CPU 中，跟踪后继指令地指的寄存器是（A.指令寄存器B.程序计数器3微指令存放在

3、（A ）中。C.（ 96） 16B ）。C.地址寄存器D. （ 143） 10D.状态条件寄存器A.控制存储器 B. RAMC.指令寄存器D.外存2C.一段机器指令组成的程序可由一条微指令来执行3D一条微指令由若干条机器指令组成9. TEC-XP 组原实验箱微程序控制器中微指令编码方式为（0101，右移一位后的值为（D ）A. 0100 1010 B. 0100 1011 C. 1000 1000 D. 1100 1010 11.指令寄存器的 IR 作用是（BA 保存当前指令的地址1.被传送的数据为 11011011，假设采用偶校验技术，则校验位C3.在计算机系统中，Cache 系统是为了解决

4、内存速度慢而设置,存容量不足而设置。4.在计算机内存中，需要刷新的是 DRAM 存储器，而通常由 SRAM5. 控制单元 CU 有组合逻辑和微程序两种设计方法。通常，RISC 系统采用组合逻辑 设计，而 CISC 系统采用 微程序 设计。6. 在计算机系统中，CPU 对外围设备的管理除了程序查询方式、程序中断方式外，还有DMA 方式、通道方式和 I/O 处理机 方式。7. 海明校验码，具有 _!_位纠错能力。A.直接编码B.字段直接编码C.字段间接编码D.混合编码）B.保存当前正在执行的指令C.保存下一条指令12.某一 RAM 芯片，其容量为 （D.保存上一条指令512X8 位，包括电源和接地

5、端，该芯片引出线的最小数目应是13.）A. 23 B. 25 C. 50 在机器数（B ）中，零的表示形式是唯一的。A .原码B.补码C .移码D. 19反码14.假设下列字符码中有奇偶位校验,A. 11001011B.但没有数据错误，采用偶校验的字符码是（11010110C. 11000001）D. 1100100115. TEC- XP 组成原理实验箱由（AA. 4C. 4片 AM2901片 74LS181B. 4D. 4芯片构成 16 位运算器。片 AM2902片 74LS182、填空题 （每空 1 分，共 20 分）得分:10.补码定点整数 10012.指令由 操作码 和 地址码 组成

6、，微指令由微操作字段和下地址字段组成；程序运行时，指令通常存储在内存储器，而微指令通常存储在控制存储器。虚拟存储器是为了解决 内构成 Cache 存储器。48. CPU 从主存取出一条指令并执行该指令的时间叫指令周期， 它常用若干个机器（CPU 周期来表示，而后者又包含若干个时钟周期59.集中式总线判优有链式查询、 计数器查询 、独立请求 三种方式。三、简答题（共 20 分）得分：分1、针对 TEC-XP 实验系统，回答下列问题：（1）机器字长、指令字长、存储字长、微指令字长各多少位？地址线、数据线各多少位？（依次为：16,16 或 32,16,48,16,162、简述 RISC 指令系统的特

7、点。（7 分）RISC 的主要特征（1）选用使用频度较高的一些 简单指令，复杂指令的功能由简单指令来组合（2）指令长度固定、指令格式种类少、寻址方式少（3）只有 LOAD / STORE 指令访存（4）CPU 中有多个 通用 寄存器（5）采用流水技术一个时钟周期内完成一条指令（6）采用组合逻辑实现控制器（7）采用优化的编译程序3、简述中断系统需要解决的问题（7 分）中断系统需解决的问题1.（ 1）中断源如何向 CPU 提出请求？（2）中断源同时提出请求怎么办？（3） CPU 什么条件、什么时间、以什么方式响应中断 ？（4）如何保护现场？（5）如何寻找入口地址？（6）如何 恢复现场，如何 返回？

8、（7）处理中断的过程中又出现新的中断怎么办？四、计算题（共 25 分）得分：分1、设 X= 27X（29/32 ）, Y=25X（5/8 ）,阶码为 3 位，尾数为 5 位（均不包含符号位）补码计算 X + Y，要求按照计算机中浮点数的运算方法写出详细运算步骤。（7 分）1）设阶码和尾数均采用双符号位表示，则X补=00，111; 00.11101Y补=00, 101; 00.101（2 分）2）求出阶差：=X阶码 + -Y阶码=00111 + 110116=00010,阶差为 2,移动尾数与 X 对齐Y =00,111;00.00101（2 分）3）求出尾数和00.11101 + 00.001

9、01 =01.00010（1 分）6 分），用变形74）规格化并判断结果溢出因为尾数运算的双符号位不同，因此,需要对结果进行左移规格化，并将阶码加 1,则X+Y补 =01000,00.10010 由于阶码的双符号位不同,因此，该浮点运算结果发生溢出,且是正溢出2、已知 X= + 0.01010 , Y= - 0.11001，求:补，2y补，x移，y移，x-y=? , x+y=? （8 分）x补=0.001012y补=1.01110-X补=1.10110-y补=0.11001x移=1.01010y移=0.00111x+y=?因为x+y补=x补+y补=1.1001 所以 x+y=-0.0111x-

10、y=?因为x-y补=x补+-y补=1.00011 溢出所以 x-y 溢出3、假设指令流水线分取指（IF ）、译码（ID）、执行（EX）、回写（WR 四个过程段，共有 10 条指 令连续进入此流水线。（10 分）（1、若每段执行时间均为 100 卩 s,求流水线实际吞吐率（单位时间执行完毕的指令数）、加速比。（8 分）（2）若执行段（EX 执行时间为 200 卩 s,而其它三段执行时间均为 100Q，求流水线实际吞吐率 （2 分五、分析题（共 20 分）1、（6 分）设有一个具有 20 位地址和 32 位字长的存储器，问:1尹补，卜x补，卜得分:8（1）该存储器能存储多少个字节的信息？（ 2 分

11、）（2）如果用 512kX8 位的 SRAM&成，需多少片？ （ 2 分）（3）需要多少位地址作芯片选择？（ 3 分）2、（ 14 分）若某微程序控制器控制存储器容量为 128X24 位，若微指令的操作控制字段共 18 位。（1）若采用直接控制，则一条微指令最多可同时启动多少个微操作命令？ （2 分）（2）若采用字段直接编码控制， 并要求一条微指令能同时启动3 个微操作，则微指令的操作控制字段应分多少段？若每个字段的微操作数相同，这样的微指令格式最多可包含多少个微操作命令？ （4分）（3）此微程序控制器中微指令字长是多少位？由哪些字段组成，各多少位？CMAF 多少位？CMDR多少位？（

12、 8 分）西北农林科技大学本科课程考试 参考答案与评分标准考试课程：构（乙）试卷类型：计算机组成与系统结学年学期：20132014 学年第 2学期A考试时间：2014 年 7 月 10 日专业年级： 12 计算机科学与技术满分 100 分。一、选择题（每小题 1 分，共 15 分）91. B2 . B3 . A4 . C5 .C 6 .C7 . B8、A9. B10.D11.B12.D13.B,C14.D15.A评分标准：每小题答对 1 分，共 15 小题 15 分。13 小题 B 和 C 单选、双选都正确二、填空题（每空 1 分，共 20 分） 参考答案：1、02、操作码、地址码、微操作字段

13、、下地址字段、内、控制（按顺序回答）3、内存速度慢、内存容量不足4、动态（DRA）动态（SRAM5、组合逻辑、微程序（按顺序回答）6、DMA 通道、I/O 处理机7、18、机器（CPU9、计数器查询、独立请求评分标准：每空回答正确 1 分，共 20 空 20 分。意思回答正确也算对。三、简答题（20 分1、（ 6 分）参考答案：（1）（ 6 分）参考答案：依次为：16,16 或 32,16,48,16,16评分标准：没项回答正确 1 分，共 6 分。指令字长必须回答 16 和 32。2、（ 7 分）参考答案：RISC 的主要特征（1）选用使用频度较高的一些 简单指令，复杂指令的功能由简单指令来

14、组合（2）指令长度固定、指令格式种类少、寻址方式少（3）只有 LOAD / STORE 指令访存（4）CPU 中有多个 通用 寄存器（5）采用流水技术一个时钟周期内完成一条指令（6）采用组合逻辑实现控制器（7）采用优化的编译程序评分标准：7 个要点，每个回答正确 1 分共 7 分。意思正确算对。3、（7 分）参考答案：中断系统需解决的问题2.（1）中断源 如何 向 CPU 提出请求？（2）中断源同时提出请求怎么办？（3） CPU 什么条件、什么时间、以什么方式响应中断 ？（4）如何保护现场？（5）如何寻找入口地址？（6）如何 恢复现场，如何 返回？（7）处理中断的过程中又出现新的中断怎么办？评

15、分标准：7 个要点，每个回答正确 1 分共 7 分。意思正确算对。四、计算题（共 25 分）1、（7 分）参考答案要点：101） 设阶码和尾数均采用双符号位表示，则X补=00, 111; 00.11101Y补=00, 101; 00.101（2 分）2）求出阶差：=X阶码 + -Y阶码=00111 +11011=00010,阶差为 2,移动丫的尾数与 X对齐Y =00,111;00.00101（2 分）3）求出尾数和 00.11101+ 00.00101= 01.00010（1 分）4）规格化并判断结果溢出：因为尾数运算的双符号位不同，因此，需要对结果进行左移规格化，并将阶码加 1,则11X+

16、Y补=01000,00.10010 由于阶码的双符号位不同（2 分）评分标准：按步骤给分。部分正确根据情况一半分。2、（ 8 分）参考答案：1x补=0.001012y2-X补=1.10110-yx移=1.01010yx+y=?因为x+y补=x补+y补=1.1001所以 x+y=-0.0111x-y=?因为x-y补=x补+-y补=1.00011溢出所以 x-y 溢出评分标准：每项答案正确 1 分，8 项，共 8 分。2、（10 分）参考答案：（1）（ 8 分）吞吐率=10/（100X13）=0.77X107条指令 / 秒（4 分）加速比=（10X4） /（4+（10-1）=40/13=3.08（

17、4分）评分标准：每项 4 分，2 项共 8 分。公式正确但结果不对给 2 分。（2）（ 2 分）吞吐率=10/（500+（10-1）X200）=1/230X107条指令 / 秒评分标准：公式或答案正确都算对，公式对数据有错给1 分。五、分析题（共 20 分）1、（ 6 分）参考答案：4MB 或 4M 字节（2 分）8 片（2 分）1 位（2 分）评分标准：每项回答正确 2 分，3 项共 6 分。2、（14 分）参考答案：（1） 18（2 分）（2）3 段，192（4 分）（3） 24 位，由微操作字段（18 位）和下地址字段（6 位）组成，CMA 为 6 位（或 7 位，CMD 为 24 位。

18、（8 分）评分标准：以上每项正确得 2 分，7 项共 14 分。西北农林科技大学本科课程考试试题（卷）2014-2015 学年第二学期计算机组成与系统结构（甲）课程 A 卷专业班级:,因此，该浮点运算结果发生溢出且是正溢出补=1.01110补=0.11001移=0.0011112学生姓名:、选择题（每小题 2 分，共 20 分）得分：分1. CPU 响应中断的时间是（）。A.当前总线空闲B.当前指令已经从内存取出C.当前访问内存结束D.当前指令执行结束2.某一 SRAM 芯片，其容量为 512X 8 位，包括电源和接地端各一根，贝 U 该芯片引出线的最小数目应是（）。A. 23 B. 28 C

19、. 17 D. 193. 运算器由许多部件组成，其核心部件是（）。A.标志位形成部件B算术逻辑运算单元C.多路选择器D.累加寄存器4.中断系统中设置中断排队判优电路的目的是（）。A. 产生中断源编码B. 提高中断响应速度C. 从同时提出的中断请求中，优先响应级别最高中断D. 使 CPU 能方便地转入中断服务子程序5.计算机中，能对指令进行译码的器件是（）。A.存储器 B. ALUC.运算器 D.控制器6. 计算机中在主存储器和 CPU 之间增加 Cache 的目的是（）。A. 解决 CPL 和主存之间的速度匹配问题B. 扩大主存储器的容量C. 为了减少 CPU 中寄存器的数目D. 为了增大 C

20、PI 中通用寄存器的位数7. 组原实验箱 TEC-XP 中程序计数器 PC 是（） 寄存器。A. R3 B. R4C. R5D. R68.存储器在计算机中的主要作用是（）。A.只存放程序B.只存放数据C.存放程序和数据D.只存放指令代码9.指令寻址方式中执行速度最快的是（）。A.直接寻址 B.间接寻址 C.立即寻址 D.隐含寻址10.汉明码编码中若数据位是 5 位则需要增加（ ） 位检测位。A. 2B.3 C. 4 D. 5命题教师:学号：审题教师:考试成绩:13、填空题（每空 1 分，共 30 分）得分：分1._ 计算机总线是按照传送信息分为 _ 线、 线、 和_线。2._有一 64KX8

21、的 SRAM 静态存储器芯片，其数据线有 _ 根，地址线有_ 根？而16KX1 的 DRAM 动态存储器芯片，其地址线有 _根？3总线判优控制的集中优先权仲裁方法有：链式查询、 _查询和_ 三种。其中，仲裁速度最快的是 _o4.在计算机内存中，需要刷新的存储器是 _ 存储器，其刷新间隔为mso刷新方式有_刷新、_ 刷新、_ 和_刷新三种。用于构成 Cache的是_存储器。5._ 总线通讯控制通常有_通讯、通讯、通讯、 分离式通讯四种方式。6.计算机程序中机器语言程序存放在 _存储器中，而微程序存放在 _ 存储器。7.教学实验计算机 TEC-XP 中程序计数器 PC 是由 AM2901 中_寄存

22、器构成。其机器字长为位，指令字长为 _位，存储字长为_ 位。微程序控制器中的微指令字长为 _位，其中，微操作控制字段 _ 位，下地址字段_ 位。由芯片_ 产生下条要执行的微指令在控存中的地址。8.计算机控制器有组合逻辑和微程序两种设计方法。精简指令系统RISC 对应控制器采用设计，复杂指令系统 CISC 采用_设计。三、计算题（共 15 分）得分：分1、（ 11 分）设浮点数格式为：阶码 4 位（含 1 位阶符）、尾数 9 位（含 1 位数符），计算 14.75 -2.4375o142、（4 分）假设指令流水线分：取指（FI）、指令译码（DI）、计算操作数地址（CO、取操作数（FO、 执行指令

23、（EI）、写操作数（WO 共 6 个过程段，共有 8 条指令连续输入此流水线。（2 分）（1）假设时钟周期为 100ns,求流水线实际吞吐率。（2 分）（2）求该流水线处理器加速比四、简答题（共 15 分）1、（ 8 分）简述提高存储器速度的措施2、（7 分）简述提高 Cache 系统命中率的方法。五、设计题（共 20 分）1.（10 分）假设主存容量为 256K 字，Cache 容量为 2K 字，块长为 4得分：分得分：分15（2 分）（1）设计 Cache 地址格式，Cache 中可装入多少块数据？（3 分）（2）在直接映射方式下，设计主存的地址格式（3 分）（3）在四路组相联映射方式下，

24、设计主存地址格式（2 分）（4）在全相联映射方式下，设计主存的地址格式2、（ 10 分）某计算机共有 32 个微操作控制信号，构成 4 个相斥类的微命令组，各组分别包含 9、5、3、15 个微命令。已知可判定的外部条件有 2 个，微指令字长 24 位。（4 分）（1）按水平型微指令格式设计微指令，要求微指令下地址字段直接给出后续微指令地址。（2 分）（2）指出控制存储器的容量（4 分）（3）此控制器中 CMA 位数是多少？ CMD 的位数是多少?16西北农林科技大学本科课程考试试卷20072008 学年第丄学期计算机组成原理课程阶段考试试卷专业年级： _命题教师： 田晶 审题教师： _考生姓名

25、：_ 学 号：_ 成 绩：_题目-一一_ 二_四五总分得分2025102520100阅卷人一、选择题（从下列各题四个备选答案中选出一个正确答案，并将其代号写到题目对应的位置。答案错选或未选者，该题不得分。每题 2 分，共 20 分）1、完整的计算机系统应包括_ D 。A 运算器、存储器、控制器 B.主机、I/O 设备C.主机和实用程序D配套的硬件设备和软件系统2、计算机总线中的数据总线的功能是_ D.A.在 CPL 同存储器间传送数据B. 在 CPU 和 I/O 接口之间传送数据C. 在 CPL 同存储器、I/O 设备间传送数据D. 在 CPL 同存储器、I/O 接口间传送数据3、最早提出电子

26、计算机的“存储程序”核心思想的是 _B_。A.巴贝奇B.冯.诺依曼C.帕斯卡D.贝尔4、 至今为止，计算机中所有信息仍以二进制方式表示的理由是 _ C。A .节约元件B.运算速度快C物理器件性能所致D.信息处理方便5、 用于指定待执行指令所在地址的是_ C_ 。A .指令寄存器 B.数据计数器C程序计数器 D.累加器6、 _C_可区分存储单元中存放的是指令还是数据。A .存储器B.运算器C.控制器D .用户7、 在 CPU 中，跟踪指令后继地址的寄存器是C0A . MARB. IRC . PCD. MDR8 三种集中式总线控制中，A.方式对电路最敏感?A .链式查询B.计数器定时查询C .独立

27、请求9、某计算机系统中，内存的首地址为 0000H 其末地址为 07FFFH 则存储器的容量为_CA . 8KBB. 16KBC. 32KBD. 64KB1710、在各种异步通信方式中，C速度最快。A 全互锁B 半互锁C 不互锁二、填空题（每空 1 分，共 25 分）1、计算机系统的总线按传送信息不同，可分为 _地址总线_、_数据总线_和控制总线 三种。2、总线上的主摸块是指对总线有控制权的模块_，从模块是指 被主模块访问的模块_。3、64KX8 的 SRAM!态存储器芯片，其数据线有 _根，地址线有_根？ 16KX1 的 DRAM 动态存储器芯片，其地址线有 _7_根?4、总线的判优控制可分

28、为_集中一式和 分散二式。5、每个总线部件一般都配有三态门电路，以避免总线访问冲突，当某个部件不占用总线时,由该电路禁止向总线输出信息。6、同步通讯控制主要特点是通讯双方由统一时钟控制数的传输，一般用于_总线长度较短、总线上各部件存取时间较一致的场合；异步通讯控制主要特点是 无统一时钟，采用应答方式通讯_，一般用于一总 线上各部件速度差异较大的场合。7、计算机将存储、ALU 和控制三部分合称主机_，再加上_1/0 设备_和 外存构成了计算机硬件系 统。&海明码是一种具有 1 位纠 错能力的校验码,要检测 5 位二进制数，至少需增加 4 位检测位？ 9、“ Caches主存”存储系统是基

29、于 程序、数据存储局部性 原因而设计出的一种计算机存储系统结 构，是为了解决 CPU和主存之间 速度 不匹配而采用的一种重要的硬件技术。10、DRAK 是一种 动态可读可写存储器，靠 电容储存电荷_储存信息，因此，需要 定期刷新_。三、计算题（10 分）1、（4 分）在一个 16 位的总线系统中，若时钟频率为 5MHZ 总线传输周期为 5 个时钟周期， 每一个总线传输周期可传送 1 个字，试计算总线的数据传输率。解：时钟周期=1/5MH=0.2 卩 s总线传输周期=5X时钟周期=1 卩 s总线的数据传输率=16b/1 卩 s=16x106bps=2x106Bps2、（6 分）按配偶原则配置，写

30、出 1101 对应的海明码；若接收到海明码是 1100100,检查上述代码是否 有错？第几位有错？解：1101 对应的海明码=10101101;若接收到海明码是 1100100,因为卩4卩2只=110,所以接收到的海明码 1100100 有错，第 6 位有错。四、论述题（25 分）1.（15 分）简述 Cache 工作原理，影响 Cache 命中率因素有哪些？如何提高命中率？答：Cache 工作原理：根据“程序、数据存储局部性”原理，为了在不增加大的价格基础上提高访存的速度，通过在 CPU 和主存间增加小容量的 Cache 存储器（最佳比例 1: 128）,将 CPU 即将要执 行的程序及数据

31、从内存调入 Cache 存储器中，只要在程序执行过程中调用算法合理，就可以使得CPU 要访问的程序和数据在 Cache 中有较高的命中率（通常可达到 90%以上命中率），由于 Cache 的速度要远远 高于主存的存取速度（2 倍），这样就达到了不增加大的价格达到提高了 CPU 访存的速度的目的，使得系 统具有B18较高的性能价格比。影响命中率的因素：Cache 容量，主存、Cache 分块的大小，程序的结构，主存与 Cache 的替换策略等。 提高命中率的方法：1增大 Cache 容量和 Cache 分块的大小；2选用先进、合理的替换算法；3注意程序的结构（尽量少用跳转）。2. （ 5 分）简

32、要论述提高存储器速度的措施。1采用快速存储器件；2采用多级存储结构（如“主存-Cache ”存储结构等）;3调整主存结构（如采用单体多字系统、多体并行系统等）。3. （ 5 分）解释下列名词：机器字长、指令字长、存储器字长、系统总线、MIPS答：机器字长：CPU次处理的数据位数，通常与 CPU 的寄存器位数有关。指令字长：是机器指令中二进制代码的位数。存储器字长：指存储单元中存放二进制代码的总位数。三者可相等，也可不相等，与不同机器有关。系统总线：指 CPU 主存、I/O 设备（通过 I/O 接口）各大部件之间的信息传输线。MIPS CPU 每秒执行百万条指令数。五、设计题（根据题目所要求的功

33、能，在题目对应的位置答题。本题共 20）用 16KX1 位的 DRAMS 片构成 64KX8 位的存储器，要求： （ 5 分）要多少 DRAM5 片？购（10 分）器组成的逻辑电路图3（5 分）设存储器读、写周期均为 0.5 卩 s, CPU 在 1 卩 s 内至少访问 1 次。试问采用哪种刷新方式比较 合理？两次刷新的最大时间间隔是多少？对全部存储单元刷新一遍所需的实际刷新时间是多少？ 解：字位同时扩展，需要的 DRAMS片片数=（64KX8） / （16KX1） =32 片字位同时扩展，将 32 片 DRAM5 片分成 4 组（组间字扩展），每组 8 片（组内位扩展），每片 DRAM5 片

34、地址线 7 根，分别送入 7 位行地址和 7 位列地址，故存储器芯片需连到系统总线的 14 根地址线（A3A）， 而片间要通过 2： 4 译码器实现字扩展，译码器的 2 输入端连到地址线的高位地址 A5、A14。译码器的 4 个输线端分别连接到 4 组存储器芯片的片选端 CS 艄。数据线 8 根，组内 8 片 DRAMS 片的数据线分别连 接到D D0上。每片的读写信号线并接到系统总线的读写控制线上。电路图略。根据题意，采用分散式刷新比较合适。由于 16KX1DRAM5 片内部采用 128X128 存储元矩阵，而 DRAMM 新才用行刷新方法，刷新时间间隔为2ms,故刷新周期=2ms/128

35、行=15.6 卩 s,刷新时间为 15 卩 s。西北农林科技大学本科课程考试试题（卷）E192014-2015 学年第二学期计算机组成与系统结构（乙）课程 A 卷专业班级：命题教师：审题教师：学生姓名：学号：考试成绩:一、选择题（每小题 1 分，共 10 分）得分：分1.补码定点整数 1001 0101，右移一位后的值为（）。A. 0100 1010 B. 0100 1011 C. 1000 1000D. 1100 10102.某一 SRAM 芯片，其容量为 1KX16 位，包括电源和接地端各一根，则该芯片引出线的最小数目应是（ ）。A. 23 B. 28 C. 17 D. 193.运算器由许

36、多部件组成，其核心部件是（）。A.标志位形成部件B.算术逻辑单元C.多路选择器D.累加寄存器4.组原实验箱 TEC-XP 中控制信号有（）个。A. 16B. 24C. 32D. 485.计算机中，能对指令进行译码的器件是（）。A.存储器 B. ALUC.运算器 D.控制器6.指令周期是指（）oA. CPU 从主存取出一条指令的时间B. CPU 执行一条指令的时间C . CPU 从主存取出一条指令加上执行这条指令的时间D.时钟周期时间7.组原实验箱 TEC-XP 中程序计数器 PC 是（） 寄存器。A. R3 B. R4C. R5D. R68.下列数中最大的数是（）。A. （10010101）2

37、B. （227）8C. （96）16D. （143）109.指令寻址方式中执行速度最慢的是（）。A.直接寻址 B.间接寻址 C.立即寻址 D.隐含寻址10.汉明码编码中若数据位是 5 位则需要增加（）位检测位。A. 2B. 3 C. 4 D. 5二、填空题（每空 1 分，共 33 分） 得分：分1.四位二进制数 1100 对应的汉明码为 _ ;若接收到的汉明码为 1100000（按偶性配置），则其对应的欲传送代码为_ 。2.有一 64KX16 的 SRAM 静态存储器芯片，其数据线有 _ 根，地址线有_ 根？而 16K20X1 的 DRAM 动态存储器芯片，其地址线有 _ 根？3总线判优控制的

38、集中优先权仲裁方法有： _ 、计数器方式查询和 _三种。其中，对电路故障比较敏感的是_。4. 在计算机中，用于构成 Cache 的是_ 存储器。需要刷新的存储器是 _存储器，其刷新间隔为 ms ，刷新方式有 _刷新、_ 刷新、和_ 刷新三种。5. 在计算机多级时序系统中，指令周期通常由 _ 周期组成，而此周期又由若干个 _周期组成。6. 计算机程序中机器语言程序存放在 _存储器中，而微程序存放在 _ 存储器。教学实验计算机 TEC - XP 的内存储器的存储字长 _ 位，而控制存储器的存储字长 _位。7. 教学实验计算机 TEC-XP 机器指令字长为 _ 位，其微程序控制器中微指令字长为 _

39、位，其中，微操作控制字段 _位，下地址字段 _ 位。在微程序控制器中由芯片 _ 产生下条要执行的微指令在控制存储器中的地址。8. 计算机指令系统的发展模式有 RISC 和 CISC 两种。其中，指令执行速度最快，且能在一个时钟周期完成执行的是属于 _指令系统。若计算机考虑软件向上兼容，则应采用 _ 指令系统模式；为了简化控制器的设计，提高指令执行速度，则应采用 _ 指令系统模式。在这两种模式中，RISC指令模式的计算机控制器一般采用 _设计，而 CISC 指令模式控制器则通常采用 _ 设计。9.设机器 A的主频为 8MHz 机器周期含 4 个时钟周期，且该机的平均指令执行速度是0.4MIPS，

40、则该计算机的平均指令周期 _，机器周期_ ，且每个指令周期 _ 个机器周期。三、计算题（共 17 分）得分：分1、（ 11 分） 设浮点数格式为： 阶码 4 位 （含 1 位阶符） 、 尾数 9 位 （含 1 位数符） ， 用补码计算 14.75 - 2.4375。2、（6 分）假设指令流水线分：取指（FI）、指令译码（DI）、计算操作数地址（CO、取操作数（FO、 执行指令（EI）、写操作数（WO 共 6 个过程段，共有 9 条指令连续输入此流水线。（2 分）（1）假设时钟周期为 100ns,求流水线实际吞吐率。（2 分）（2）求该流水线处理器加速比（2 分）（3）求该流水线效率四、简答题（

41、共 10 分）得分:1、（10 分）简述计算机中断系统需要解决哪些问题，以及如何解决？21五、设计题（共 30 分）得分：分1.（ 14 分）某计算机共有 32 个微操作控制信号，构成 4 个相斥类的微命令组，各组分别包含 9、5、3、 15个微命令。已知可判定的外部条件有 2 个，微指令字长 24 位。（8 分）（1）按水平型微指令格式（字段编码方式）设计微指令，要求微指令下地址字段直接给出后续微 指令地址。（2 分）（2）指出控制存储器的容量（4 分）（3）此控制器中 CMA 位数是多少？ CMD 的位数是多少?2.（ 16 分）设有一个具有 14 位地址和 16 位字长的存储器，试问:（

42、2 分）（1）该存储器容量是多少？（6 分）（2）若该存储器用 2KX 8 位的 SRAM 芯片组成，贝 U 需要多少片？如何扩展?22（8 分）（3）若采用 138 译码器进行译码，指出每组存储芯片的地址范围（16 进制）西北农林科技大学本科课程考试试题（卷）2014-2015 学年第二学期计算机组成与系统结构（乙）课程 B 卷专业班级：命题教师：审题教师：学生姓名：学号：考试成绩：一、选择题（每小题 2 分，共 20 分）得分：分1. 控制器的功能是（）OA. 产生时序信号B. 从主存取出一条指令C. 完成指令操作码译码D. 从主存取出一条指令，完成指令操作码译码，产生有关的控制信号2.

43、下列数中最小的数是（）OA. （101001）2B. （52）8C.（2B）16D. （85）103. 某一 SRAM 芯片，其容量为 512X8 位，包括电源和接地端各一根，则该芯片引出线的最小数目应是（）OA. 23 B. 28 C. 27 D. 194. 中断系统中设置中断排队判优电路的目的是（）OA. 产生中断源编码B. 提高中断响应速度C. 使同时提出的中断请求中，优先响应级别最高中断D. 使 CPU 能方便地转入中断服务子程序5. 计算机中，能对指令进行译码的器件是（）OA.存储器 B. ALU C.运算器 D.控制器6.组原实验箱 TEC-XP 旨令字长是（）位A . 8 B .

44、 16 C . 32 D . 16/327.组原实验箱 TEC-XP 中控制信号有（）个。A. 16 B. 24C. 32D. 488.在各种异步通信方式中，（）速度最快。A.全互锁 B.半互锁 C. 不互锁 D. 速度均相等9.指令寻址方式中执行速度最慢的是（）A.直接寻址 B.间接寻址 C.立即寻址D.隐含寻址2310.汉明码编码中若数据位是 4 位则需要增加（）位检测位。A. 2B. 3 C. 4 D. 5二、填空题（每空 1 分，共 30 分）得分：分1.计算机存储器中，需要刷新的是 _ 存储器，刷新时间间隔必须小于_ms,刷新方式有_、_ 、3种刷新方式。2.计算机中的机器指令由 _

45、 码和_ 字段组成，而微指令则由 _ 字段和字段组成。教学实验计算机TEC-XP 的指令字长为 _位，其微程序控制器中的微指令字长为位，由_（芯片）产生下条要执行的微指令在控存中的地址。3.计算机控制器有组合逻辑和微程序两种设计方法。精简指令系统 RISC 对应控制器采用设计，复杂指令系统 CISC 控制器采用_ 设计。4.在计算机内存中 RAM 存储器由 DRAM 和 SRAI 组成，其中速度最快的是 _ 存储器，需要刷新的是存储器，而通常由 _构成 Cache 存储器，由_存储器构成计算机主存储器。5.外设的 I/O 控制方式主要有：程序控制 I/O 方式、I/O 方式、I/O 方式。6.

46、计算机指令周期通常由：取指周期、 _ 周期、_周期、_ 周期组成。在计算机多级时序系统中，一个指令周期由若干个机器周期组成，而每个机器周 期又由若干个_ 周期组成。7.二进制数 1001 需要增加_ 位校验位？其按配偶原则配置的汉明码为 _ 。若接收到的汉明码（按配偶原则）为 1100000,则其对应的欲传送的代码为 _。8.集中式总线判优有 _ 、_、_ 三种方式。三、计算题（共 16 分）得分:1、（10 分）已知 X= + 0.01010，丫= - 0.11001，求：2x补，-x补，卜 y补，2y补，x移, y移，x-y=?，x+y=?242、（6 分）CPU 执行一段程序时，Cach

47、e 完成存取的次数为 1900 次，主存完成存取的次数为 100 次，已知 Cache 存取周期为 50ns,主存存取周期为 250ns.求：（2 分）（1）Cache 命中率。（2 分）（2） Cache/主存系统的效率（2 分）（3）Cache 系统平均访问时间四、简答题（共 14 分）得分：分（14 分）1、简述影响流水线性能的因素（相关）及解决方法。五、设计题（共 20 分）得分：分1.（ 10 分）某微程序控制器中，采用水平型直接控制（编码）方式的微指令格式，后续微指令地址由微指令下地址字段给出。 已知共有 32 个微命令， 6 个互斥的可判定的外部条件， 控制存储器的容量为 512

48、X44位。要求：25（6 分）（1）设计其微指令格式，并指出其长度（4 分）（2）指出此控制器中 CMARCMD 的位数。2.（ 10 分）某机主存容量为4MX16 位，且存储字长等于指令字长，若该机的指令系统具备 65 种操作 操作码位数固定，且具有直接、间接、立即、相对、变址五种寻址方式。（6 分）（1）设计一地址指令格式并指出各字段的作用。（2 分）（2）该指令直接寻址的最大范围（十进制表示）（2 分）（3） 次间址的寻址范围（十进制表示） 西北农林科技大学本科课程考试试题（卷）2014-2015 学年第二学期计算机组成与系统结构（乙）课程 A 卷专业班级：命题教师：审题教师：学生姓名：

49、学号：考试成绩：一、选择题（每小题 1 分，共 10 分）1.补码定点整数 1001 0101，右移一位后的值为（A. 0100 1010 B. 0100 1011 C. 1000 1000D. 1100 1010得分:262. 某一 SRAM 芯片，其容量为 1KX16 位，包括电源和接地端各一根，则该芯片引出线的最小数目应是（ ）。A. 23 B. 28 C. 17 D. 193. 运算器由许多部件组成，其核心部件是（）。A.标志位形成部件B.算术逻辑单元C.多路选择器D.累加寄存器4. 组原实验箱 TEC-XP 中控制信号有（）个。A. 16B. 24C. 32D. 485. 计算机中，

50、能对指令进行译码的器件是（）。A.存储器 B. ALUC.运算器 D.控制器6. 指令周期是指（）oA. CPU 从主存取出一条指令的时间B. CPU 执行一条指令的时间C . CPU 从主存取出一条指令加上执行这条指令的时间D .时钟周期时间7. 组原实验箱 TEC-XP 中程序计数器 PC 是（）寄存器。A. R3 B. R4C. R5D. R68. 下列数中最大的数是（）。A. （10010101）2B. （227）8C. （96）16D. （143）1。9.指令寻址方式中执行速度最慢的是（）。A.直接寻址 B.间接寻址 C.立即寻址 D.隐含寻址10.汉明码编码中若数据位是 5 位则需

51、要增加（）位检测位。A. 2B. 3 C. 4 D. 5二、填空题（每空 1 分，共 33 分）得分：分1. 四位二进制数 1100 对应的汉明码为 _;若接收到的汉明码为 1100000（按偶性配置），则其对应的欲传送代码为_ 。2. 有一 64KX16 的 SRAM 静态存储器芯片，其数据线有 _根，地址线有_ 根？而 16KX1 的 DRAM 动态存储器芯片，其地址线有 _根？3._ 总线判优控制的集中优先权仲裁方法有：、 计数器方式查询和 _三种。其中，对电路故障比较敏感的是_。4. 在计算机中，用于构成 Cache 的是_ 存储器。需要刷新的存储器是 _存储器，其刷新间隔为 ms ，

52、刷新方式有 _刷新、_ 刷新、和_刷新三种。275. 在计算机多级时序系统中，指令周期通常由 _ 周期组成，而此周期又由若干个 _ 周期组成。6. 计算机程序中机器语言程序存放在 _ 存储器中，而微程序存放在 _ 存储器。教学实验计算机 TEC - XP 的内存储器的存储字长 _位，而控制存储器的存储字长 _ 位。7. 教学实验计算机 TEC-XP 机器指令字长为 _ 位，其微程序控制器中微指令字长为 _ 位，其中，微操作控制字段 _位，下地址字段 _ 位。在微程序控制器中由芯片 _产生下条要执行的微指令在控制存储器中的地址。8. 计算机指令系统的发展模式有 RISC 和 CISC 两种。其中

53、，指令执行速度最快，且能在一个时钟周期完成执行的是属于 _ 指令系统。若计算机考虑软件向上兼容，则应采用 _指令系统模式；为了简化控制器的设计，提高指令执行速度，则应采用 _指令系统模式。在这两种模式中，RISC指令模式的计算机控制器一般采用 _ 设计，而 CISC 指令模式控制器则通常采用 _设计。9._设机器 A 的主频为 8MHz 机器周期含 4 个时钟周期，且该机的平均指令执行速度是 0.4MIPS，则该 计算机的平均指令周期 _ ，机器周期_，且每个指令周期 个机器周期。三、计算题（共 17 分）得分：分1、 （ 11 分）设浮点数格式为：阶码 4 位（含 1 位阶符）、尾数 9 位

54、（含 1 位数符），用补码计算 14.75 - 2.4375。2、（6 分）假设指令流水线分：取指（FI）、指令译码（DI）、计算操作数地址（CO、取操作数（FO、 执行指令（EI）、写操作数（WO 共 6 个过程段，共有 9 条指令连续输入此流水线。（2 分）（1）假设时钟周期为 100ns,求流水线实际吞吐率。28（2 分）（2）求该流水线处理器加速比（2分）（3）求该流水线效率四、简答题（共 10 分）得分：分1、（ 10 分）简述计算机中断系统需要解决哪些问题，以及如何解决？五、设计题（共 30 分）得分：分1.（ 14 分）某计算机共有 32 个微操作控制信号，构成 4 个相斥类的微

55、命令组，各组分别包含 9、5、3、 15个微命令。已知可判定的外部条件有 2 个，微指令字长 24 位。（8 分）（1）按水平型微指令格式（字段编码方式）设计微指令，要求微指令下地址字段直接给出后续微 指令地址。（2 分）（2）指出控制存储器的容量（4 分）（3）此控制器中 CMA 位数是多少？ CMD 的位数是多少?2. （16 分）设有一个具有 14 位地址和 16 位字长的存储器，试问:（2 分）（1）该存储器容量是多少?29（6 分）（2）若该存储器用 2KX 8 位的 SRAM 芯片组成，贝 U 需要多少片？如何扩展?（8 分）（3）若采用 138 译码器进行译码，指出每组存储芯片的

56、地址范围（16 进制）西北农林科技大学本科课程考试试题（卷）2014-2015 学年第二学期计算机组成与系统结构（乙）课程 B 卷专业班级：命题教师：审题教师：学生姓名：学号：考试成绩：一、选择题（每小题 1 分，共 10 分）得分：分1. 控制器的功能是（）OA. 产生时序信号B. 从主存取出一条指令C. 完成指令操作码译码D. 从主存取出一条指令，完成指令操作码译码，产生有关的控制信号2. 下列数中最小的数是（）OA. （101001）2B. （52）8C.（2B）16D.（85）103. 某一 SRAM 芯片，其容量为 512X8 位，包括电源和接地端各一根，则该芯片引出线的最小数目应是

57、（）OA. 23 B. 28 C. 27 D. 194. 中断系统中设置中断排队判优电路的目的是（）OA. 产生中断源编码B. 提高中断响应速度C. 使同时提出的中断请求中，优先响应级别最高中断D. 使 CPU 能方便地转入中断服务子程序5.计算机中，能对指令进行译码的器件是（）。A.存储器 B. ALU C.运算器 D.控制器6.组原实验箱 TEC-XP 指令字长是（）位。30A . 8 B . 16 C . 32 D . 16/327.组原实验箱 TEC-XP 中控制信号有（）个。A. 16 B. 24C. 32D. 488.存储器在计算机中的主要作用是（）。A.只存放程序B.只存放数据C

58、.存放程序和数据D.只存放指令代码9.指令寻址方式中执行速度最慢的是（）。A.直接寻址 B.间接寻址 C.立即寻址 D.隐含寻址10.汉明码编码中若数据位是 4 位则需要增加（ ） 位检测位A. 2B. 3 C. 4 D. 5二、填空题（每空 1 分，共 30 分）得分：分1.计算机存储器中，需要刷新的是 _ 存储器，刷新时间间隔必须小于_ms,刷新方式有_、_ 、3种刷新方式。2.计算机中的机器指令由 _ 码和_ 字段组成，而微指令则由 _ 字段和字段组成。教学实验计算机TEC-XP 的指令字长为 _ 位，其微程序控制器中的微指令字长为位，由_（芯片）产生下条要执行的微指令在控存中的地址。3

59、.计算机控制器有组合逻辑和微程序两种设计方法。精简指令系统 RISC 对应控制器采用设计，复杂指令系统 CISC 控制器采用_ 设计。4.在计算机内存中 RAM 存储器由 DRAM 和 SRAI 组成，其中速度最快的是 _ 存储器，需要刷新的是存储器，而通常由 _构成 Cache 存储器，由_存储器构成计算机主存储器。5.外设的 I/O 控制方式主要有：程序控制 I/O 方式、I/O 方式、I/O 方式。6.计算机指令周期通常由：取指周期、 _周期、_周期、_ 周期、周期组成。在计算机多级时序系统中，一个指令周期由若干个机器周期组成，而每个机器周期又由若干个_周期组成。7.二进制数 1001

60、需要增加_ 位校验位？其按配偶原则配置的汉明码为 _ 。若接收到的汉明码（按配偶原则）为 1100000,则其对应的欲传送的代码为 _ 。8.集中式总线判优有 _、_、_ 三种方式。三、计算题（共 15 分）1、（10 分）设阶码取 3 位，尾数取 8 位（均不包含符号位），按浮点补码加减运算规则计算机 3.3125 +6.125得分：分312、（5 分）假设总线的时钟频率为 200MH,总线传输周期为 4 个时钟周期，总线的宽度为 16 位，试求总 线的数据传输率。四、简答题（共 15 分）得分：分1、简述影响流水线性能的因素（相关）及解决方法。 （6 分）2、简述中断系统要解决的问题及解决方法。（9 分）