电工与电子技术A2(13)-C6

1、电工与电子技术电工与电子技术A (2)电工与电子技术电工与电子技术A (2)授课老师：蒙自明（物理与光电工程学院）Email: Code:cheliang10电工与电子技术电工与电子技术A (2)回顾回顾&ABYCY=A B CABYC 1Y=A+B+C1AY逻辑表达式：逻辑表达式：Y=A电工与电子技术电工与电子技术A (2)0001110100001111000110110000000011174LS译码器译码器 输输 入入 输输 出出SA0A1Y0110 0 00 0 11 001 101110 Y1Y2Y3111011101110111电工与电子技术电工与电子技术A (2)电工与

2、电子技术电工与电子技术A (2)电工与电子技术电工与电子技术A (2)21.1 21.1 触发器触发器 触发器触发器( (flip-flop ) )由门电路构成，是构成时序逻辑电由门电路构成，是构成时序逻辑电路的基本单元。它是一种路的基本单元。它是一种具有记忆功能具有记忆功能，能储存，能储存1 1位二位二进制信息的逻辑电路。进制信息的逻辑电路。触发器的特点：触发器的特点： 我们把输入信号作用前的触发器状态称为现在状我们把输入信号作用前的触发器状态称为现在状态态(“(“现态现态”) )，用，用Q Qn n和和Q Qn n表示表示( (或用或用Q Q和和Q Q表示表示) )；把在输；把在输入信号作

3、用后触发器的状态称为下一状态入信号作用后触发器的状态称为下一状态(“(“次态次态”) )，用用Q Qn+1n+1和和Q Qn+1n+1表示。表示。具有两个稳定的状态，用来表示电路的两个逻辑状态；具有两个稳定的状态，用来表示电路的两个逻辑状态；在输入信号作用下，可以被置成在输入信号作用下，可以被置成“0”0”态或态或“1”1”状态；状态；当输入信号撤消后，所置成的状态能够保持不变。当输入信号撤消后，所置成的状态能够保持不变。一、电路结构和逻辑符号一、电路结构和逻辑符号 SD RD SD RD Q Q Q Q (a) 逻逻辑辑图图 (b) 逻逻辑辑符符号号 & & S R 1 1

4、基本基本RSRS触发器触发器由两个与非门的输入端、输由两个与非门的输入端、输出端出端交叉连接交叉连接构成。构成。(反馈反馈)信号输入端，信号输入端，低电平有效低电平有效。互补输出端互补输出端：Q=0Q=0、Q=1Q=1的状态称的状态称“0”0”态态， Q=1Q=1、Q=0Q=0的状态称的状态称“1”1”态态。 SD RD Q Q & & RD SDQn+110010 10R RD D=0=0、S SD D=1=1时：不论触发器原来处于什么状态次态都将变成时：不论触发器原来处于什么状态次态都将变成“0”0”态，这种情况称将触发器置态，这种情况称将触发器置“0”0”或复位。或复位。

5、R RD D端端称为触发称为触发器的器的置置“0”0”端或复位端端或复位端( (低电平有效低电平有效) )。二、工作原理二、工作原理1 1 基本基本RSRS触发器触发器 SD RD Q Q & & 0110RD SDQn+10 101 011 1 基本基本RSRS触发器触发器R RD D=1=1、S SD D=0=0时：不论触发器原来处于什么状态次态都将变成时：不论触发器原来处于什么状态次态都将变成“1”1”态，这种情况称将触发器置态，这种情况称将触发器置“1”1”或置位。或置位。S SD D端端称为触发称为触发器的器的置置“1”1”端或置位端端或置位端( (低电平有效低电平有

6、效) )。 SD RD Q Q & & 1110R RD D=1=1、S SD D=1=1时：触发器保持原有状态不变，即原来的状态被时：触发器保持原有状态不变，即原来的状态被触发器存储起来，这体现了触发器触发器存储起来，这体现了触发器具有记忆能力具有记忆能力。RD SDQn+10 101 011 1保持保持101 1 基本基本RSRS触发器触发器 SD RD Q Q & & 0011RD SDQn+10 101 011 1保持保持0 0不定不定1 1 基本基本RSRS触发器触发器R RD D=0=0、S SD D=0=0时：时：Q Qn+1n+1=Q=Qn+1n

7、+1=1=1，不符合触发器的互补输出关系。，不符合触发器的互补输出关系。并且当并且当R RD D、S SD D同时由同时由0 0变为变为1 1时，由于两与非门的延迟时间不等，时，由于两与非门的延迟时间不等，使触发器的次态不确定。这种情况是不允许的。使触发器的次态不确定。这种情况是不允许的。规定规定RSRS触发器要遵循触发器要遵循 R RD D+S+SD D=1=1的的约束条件约束条件。1.状态转移真值表状态转移真值表1 1 基本基本RSRS触发器触发器三、基本三、基本RS触发器的功能描述触发器的功能描述 将触发器的次态将触发器的次态Q Qn+1n+1与现态与现态Q Qn n，以及输入信号之间的

8、逻辑关，以及输入信号之间的逻辑关系用表格的形式表示出来，称为系用表格的形式表示出来，称为状态转移真值表状态转移真值表，简称，简称状态表状态表或或真值表真值表。基基本本RSRS触触发发器器状状态态真真值值表表R RD D S SD DQ Qn nQ Qn+1n+1功能功能0 00 00 0不允许不允许0 00 01 10 10 10 00 0Q Qn+1n+10 0置置“0”0”0 10 11 10 01 01 00 01 1Q Qn+1n+11 1置置“1”1”1 01 01 11 11 11 10 00 0Q Qn+1n+1Q Qn n保持保持1 11 11 11 1R RD D S SD

9、DQ Qn+1n+10 00 0不定不定0 10 10 01 01 01 11 11 1Q Qn n简化真值表简化真值表记忆！记忆！ RDSD Qn 00 01 11 10 0 0 0 1 1 0 1 1 次态次态Q Qn+1n+1的卡诺图的卡诺图约束条件 11DDDDDDSRQRSQRSQnnn1 1 基本基本RSRS触发器触发器2.特征方程特征方程 描述触发器逻辑功能的函数表达式称为描述触发器逻辑功能的函数表达式称为特征方程特征方程，又，又称称状态方程状态方程或或次态方程次态方程。 描述触发器的状态转换关系及转换条件的图形称为描述触发器的状态转换关系及转换条件的图形称为状态转移图，简称状态

10、转移图，简称状态图状态图。011 1 基本基本RSRS触发器触发器3.状态转移图（状态图）状态转移图（状态图）R RD D=1=1S SD D=1=1R RD D=0,S=0,SD D=1=1R RD D=1,S=1,SD D=0=0圆圈表状态圆圈表状态箭头表转箭头表转移方向移方向标注表转标注表转移条件移条件R RD D=1=1S SD D=1=1RDSDQQ置1置0置1置1置1保持不允许1 1 基本基本RSRS触发器触发器 工作波形图又称为工作波形图又称为时序图时序图，是描述触发器的输出状，是描述触发器的输出状态随时间和输入信号变化的规律的图形。态随时间和输入信号变化的规律的图形。4.波形图

11、波形图RDSD2 2 可控（可控（同步（钟控）同步（钟控） ）RSRS触发器触发器一、电路结构和逻辑符号一、电路结构和逻辑符号 所谓所谓同步触发器同步触发器就是要求只有在就是要求只有在同步信号同步信号到达时，触到达时，触发器的状态才能发生变化。而这个同步信号叫做发器的状态才能发生变化。而这个同步信号叫做时钟信号时钟信号（时钟脉冲），用（时钟脉冲），用CPCP表示。表示。 S CP R Q Q Q Q Q Q G1 G2 G3 G4 S CP R S CP R & Q Q S CP R (a) 逻辑电路 (b) 曾用符号 C1 1S 1R (c) 国标符号 & & &am

12、p; RSQRSQnn)(约束条件01二、工作原理二、工作原理电平触发方式电平触发方式(上升沿触发上升沿触发)CP0时，时，RD=SD=1，触发器保持原来状态不变。触发器保持原来状态不变。CP1时，时，RD=R，SD=S工作情况与基本工作情况与基本RS触发器相同。触发器相同。三、功能描述三、功能描述1.特征方程（特征方程（CP1时）时）R SR SQ Qn+1n+10 00 0Q Qn n0 10 11 11 01 00 01 11 1不定不定2.状态真值表（状态真值表（CP1时）时）2 2 可控（可控（同步（钟控）同步（钟控） ）RSRS触发器触发器 S CP R Q Q RD SD G1

13、G2 G3 G4 & & & & SDRDC PRSQQ不变不变不变不变不变不变置置1置置0置置1置置0不不变变3.状态转移图（状态转移图（CP=1）4.波形图（设初态为波形图（设初态为0）01R=0R=0S=0S=0R=0R=0S=0S=0R=1,S=0R=1,S=0R=0,S=1R=0,S=12 2 可控（可控（同步（钟控）同步（钟控） ）RSRS触发器触发器CPSRQ有效翻转空翻四、同步四、同步RS触发器存在的问题触发器存在的问题空翻现象空翻现象 在一个时钟脉冲周期（在一个时钟脉冲周期（CP=1）中，触发器发生多次）中，触发器发生多次翻转的现象叫做空翻。翻

14、转的现象叫做空翻。 由于在由于在CP=1CP=1期间期间，G3G3、G4G4门为门为“开门开门”，都能接收，都能接收R R、S S信号。所以，如果在信号。所以，如果在CP=1CP=1期间期间R R、S S发生多次变化，则触发发生多次变化，则触发器的状态也可能发生多次翻转。器的状态也可能发生多次翻转。 为避免计数混乱，要为避免计数混乱，要求每来一个求每来一个CPCP脉冲，触发脉冲，触发器器只发生一次翻转只发生一次翻转。 2 2 可控（可控（同步（钟控）同步（钟控） ）RSRS触发器触发器电工与电子技术电工与电子技术A (2) 边沿触发方式的触发器有两种类型：一种是边沿触发方式的触发器有两种类型：

15、一种是维持维持阻阻塞式触发器塞式触发器，它是利用直流反馈来维持翻转后的新状态，它是利用直流反馈来维持翻转后的新状态，阻塞触发器在同一时钟内再次产生翻转；另一种是阻塞触发器在同一时钟内再次产生翻转；另一种是边沿触边沿触发器发器，它是利用触发器内部逻辑门之间延迟时间的不同，它是利用触发器内部逻辑门之间延迟时间的不同，使触发器只在约定时钟跳变时才接收输入信号。使触发器只在约定时钟跳变时才接收输入信号。 3 3 边沿触发器边沿触发器同时具备以下条件的触发器称为同时具备以下条件的触发器称为边沿触发器边沿触发器： 触发器仅在触发器仅在CPCP某一约定跳变沿到来时，才接收输入信号；某一约定跳变沿到来时，才接

16、收输入信号； 在在CP=0CP=0或或CP=1CP=1期间，输入信号的变化不会引起触发器输期间，输入信号的变化不会引起触发器输出状态变化。出状态变化。优点优点：不仅克服了空翻现象，而且大大提高了抗干扰能力。：不仅克服了空翻现象，而且大大提高了抗干扰能力。从触发器从触发器主触发器主触发器CP CPKQRQJS 1互补时互补时钟控制钟控制主、从主、从触发器触发器不能同不能同时翻转时翻转RS C从触发器从触发器QQQQSDRDR C主触发器主触发器QJKQS主触发器主触发器 主触发器主触发器01CP011RS C从触发器从触发器QQQQSDRDR C主触发器主触发器QJKQS10主触发器封锁主触发器

17、封锁0C01CP0101RS 从触发器从触发器QQQQSDRDR QJKQSCP 主触发器主触发器010 CP高电平时触发高电平时触发器接收信号并暂存器接收信号并暂存 (即主触发器状态由即主触发器状态由 J、K决定，从触发器状决定，从触发器状态保持不变）。态保持不变）。 要求要求CP高电平期间高电平期间J、K的状态保持不变。的状态保持不变。CP下降沿下降沿( )触发器触发器翻转翻转(主、从触发器状主、从触发器状态一致态一致)。 CP低电平时低电平时, 主主触发器触发器封锁封锁, J、K不起作用不起作用1RS 从触发器从触发器QQQQSDRDR QJKQSCP 主触发器主触发器01CP01CP0

18、10(1)J=1, K=1 设触发器设触发器原态为原态为“0”态态翻转为翻转为“1”态态11 0110101001011RS 从触发器从触发器QQQQSDRDR QJKQSCP 主触发器主触发器CP01010设触发器原设触发器原态为态为“1”态态为为“？”状态状态J=1, K=1时，每来时，每来一个时钟脉冲，状一个时钟脉冲，状态翻转一次，态翻转一次，即具即具有计数功能。有计数功能。(1) J=1, K=11RS 从触发器从触发器QQQQSDRDR QJKQSCP 主触发器主触发器nQJS nKQR Qn10 0 1 1 1 0 0Qn 0 10 1 0 1 0 1 0 1 CP高电平时，主高电

19、平时，主触发器状态由触发器状态由J、K决定，从触发器状决定，从触发器状态不变。态不变。 CP下降沿下降沿( )触触发器翻转发器翻转(主、从触主、从触发器状态一致）。发器状态一致）。0 0 0 1 1 0 nnnQKQJQ1J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn ()触发器工作时触发器工作时SD 、 RD应接高电平。应接高电平。CPQJKSDRDQS 1J C1 1K R例：例：JK 触发器工作波形触发器工作波形CPJKQ下降沿触发翻转下降沿触发翻转基本基本R-S触发器触发器导引电路导引电路& G2& G1QQSDRD& G3& G4

20、& G5& G6CPD反反馈馈线线& G2& G1QQSDRD& G3& G4& G5& G6CPD01101100101& G2& G1QQSDRD& G3& G4& G5& G6CD01011110110D Qn+1 0101逻辑符号逻辑符号D CPQQRDSDQn+1 =Dn；DQn1QCPD12345设初态设初态Q=0Q=0例：例：D触发器工作波形触发器工作波形D Qn+1 0101J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 QnD1CPQJKSDRDQ仍

21、为下降沿仍为下降沿触发翻转触发翻转T CPQJ KSDRDQ(保持功能保持功能)(计数功能计数功能)J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 QnT CPQD=QD Qn+1 0101CPQQDnnQDQ1电工与电子技术电工与电子技术A (2)电工与电子技术电工与电子技术A (2)l 寄存器是数字系统常用的逻辑部件，它用来暂时存放数码或指令等。它由触发器和门电路触发器和门电路组成。一个触发器只能存放一位二进制数，存放 n 位二进制时，要 n 个触发器。按功能分按功能分RDQDFF0d0Q0QDFF1d1Q1d2QDFF2Q2QDFF3d3Q3清零清零寄存指令寄存指令000

22、011011101触发器状态不变触发器状态不变RDSDd3RDSDd2RDSDd1RDSDd010清零清零1100&Q0&Q1&Q2&Q31100&QQQQ0000001110101111清零清零D1移位脉冲移位脉冲23410111QQ3Q1Q2RD000000010011101110111 1QJKFF0Q1QJKFF2QJKFF1QJKFF3QQQ从高位向低从高位向低位依次输入位依次输入数码输入数码输入111010110011000输出输出清零清零D10111QQ3Q1Q2RD10111 1QJKFF0Q1QJKFF2QJKFF2QJKFF3QQQ5

23、移位脉冲移位脉冲786数码输入数码输入左移寄存器波形图左移寄存器波形图12345678CP111111DQ0Q3Q2Q1111待存待存数据数据01110001123移位脉冲移位脉冲Q2 Q1 Q0移位过程移位过程Q3寄寄 存存 数数 码码 D001110000清清 零零110左移一位左移一位001011左移二位左移二位01011左移三位左移三位10114左移四位左移四位101并并 行行 输输 出出FF3FF1FF0d0d1d2d3Q0Q1Q2Q3FF2dQ0Q1Q2Q3FF3FF1FF0FF2d0d1d2d3Q3FF3FF1FF0FF2Q3dFF3FF1FF0FF2电工与电子技术电工与电子技术

24、A (2)电工与电子技术电工与电子技术A (2)l计数器是数字电路和计算机中广泛应用的一种逻辑部件，可累计输入脉冲的个数，可用于定时、分频、时序控制等。电工与电子技术电工与电子技术A (2) 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(CP)1010清零清零RDQJKQQ0FF0QJKQQ1FF1QJKQQ2FF2CP计数脉冲计数脉冲三位异步二进制加法计数器三位异步二进制加法计数器在电路图中在电路图中J、悬空表示悬空表示J、K=1 当相邻低位触发当

25、相邻低位触发器由器由1变变 0 时翻转时翻转异步二进制加法器工作波形异步二进制加法器工作波形 每个触发器翻转的时间有先后，与每个触发器翻转的时间有先后，与计数脉冲不同步计数脉冲不同步 CP12345678 Q0Q1Q2 二二 进进 制制 数数 Q2 Q1 Q0 0 0 0 0 1 0 0 12 0 1 0 3 0 1 14 1 0 0 5 1 0 16 1 1 0 7 1 1 18 0 0 0 脉冲数脉冲数(CP)计数计数脉冲数脉冲数二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q0012345678 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1

26、0 1 0 1 1 0 0 1 1 1 1 0 0 00 12345678计数计数脉冲数脉冲数二进制数二进制数十进十进制数制数Q3 Q2 Q1 Q0 9 10 11 12 13 14 15 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 19 101112131415 16 0 0 0 0 0 四位二进制加法计数器的状态表四位二进制加法计数器的状态表FF0每输入一每输入一CP翻一次翻一次FF1FF2FF3J0 =K0 =1Q0 =1J1 =K1 = Q0Q1 = Q0 = 1J2 =K2 = Q1 Q0Q2 = Q1 = Q0 = 1

27、J3 =K3= Q2 Q1 Q0J0 =K0 =1J1 =K1 = Q0J2 =K2 = Q1 Q0J3 =K3 = Q2 Q1 Q0 计数脉冲同时加到各位触发器上，计数脉冲同时加到各位触发器上，当每个到来后当每个到来后触发器状态是否改变要看触发器状态是否改变要看J、K的状态。的状态。QQFF3QQFF2QQFF1QQFF0Q3Q2Q0Q1DRCPJKJKJKJK由主从型由主从型 JK 触发器组成的同步四位二进制加法计数器触发器组成的同步四位二进制加法计数器当当Q2=Q1 = Q0=1 时再来一时再来一个时钟个时钟翻转。翻转。电工与电子技术电工与电子技术A (2) 74LS161型四位同步二进

28、制计数器型四位同步二进制计数器(a) 外引线排列图；外引线排列图； (b) 逻辑符号逻辑符号A0A1A3A2UCC:16 GND:8EPETCPLDRD34561112131415Q0Q3Q1Q2RCO74LS161710291A01CP234RCO5A36EP7GND8911101213141516+UCC74LS161LDA1A2ETQ0Q3Q1Q2RD(a)(b)电工与电子技术电工与电子技术A (2)01111 1 10 0 RD CPEP ET 同步二进制计数器的同步二进制计数器的 0111LDQ3Q2Q1Q0A3A2A1A0 d3d2d1d0 d3d2d1d0计计 数数保保 持持 保

29、保 持持 0 0 0 0电工与电子技术电工与电子技术A (2)二进制数二进制数Q3Q2Q1Q0脉冲数脉冲数(CP)十进制数十进制数0123456789100 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 001234567890RDQJKQFF0QJKQFF1 CP计数脉冲计数脉冲QJKQFF2QJKQQ3FF3Q2Q1Q01.同步同步Q0Q1Q2Q3CP12345678910 常用常用74LS160型同步十进制加法计数器型同步十进制加法计数器, 其外引脚排其外引脚排列及功能表与列及功能表与7

30、4LS161型计数器相同。型计数器相同。Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF0110 10清零清零0000Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF00置置“9”1100 1 1 Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF0 0 011Q1RD CP0&am

31、p;R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF0 0 011输入脉冲输入脉冲输出二进制输出二进制输入脉冲输入脉冲输出五进制输出五进制Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF0 0 011输入脉冲输入脉冲输出十进制输出十进制Q1RD CP0&R02R01S91S92&QJKQFF1QJKQFF2Q2QJKQFF3Q3RDRDRDSDSD CP1Q0QJKQFF0输输 入入输输 出出Q2Q3R01S92S91R02Q1Q011011011000000001010R01S92S91R02有任一为有任一为“0”有任一