组成第三讲--加法与加法器

1、定点加减法运算定点乘法运算定点除法运算浮点算术运算逻辑运算运算器的组成和结构 计算机组成原理河北经贸大学信息技术学院原码加减法运算原码进行加减法时符号位不参与运算原码进行加减法运算时，首先要判断符号位，如果符号位相同就把两个数的绝对值相加，结果符号不变；如果符号位不相同，则要做减法，将绝对值大的减去绝对值小的，结果的符号与绝对值大的相同。由于原码加减法很复杂，计算机很少使用 计算机组成原理河北经贸大学信息技术学院补码加法运算 补码的推出就是为计算机的加减法提供方便的，但是补码运算应该有自己的特点。首先来看补码加法的公式：任意两个数的补码之和等于该两数和的补码。即：X+Y补=X补+Y补 mod=

2、2这样补码运算时就不需要判断符号位了，符号位和数值位一起参加运算，符号位如果相加后有进位，则将进位数字舍去。 计算机组成原理河北经贸大学信息技术学院现分四种情况来证明。假设采用定点小数表示因此证明的先决条件是1, 1, 1。(1)0,0,则0。 相加两数都是正数,故其和也一定是正数。正数的补码和原码是一样的,可得：补补补 (mod 2) (2)0,0,则0或0时,2 () 2,进位2必丢失,又因()0，故补补补(mod 2)当0时,2 () 2,又因()0，故补补2()补(mod 2)(3)0,则0或 0。这种情况和第2种情况一样,把和的位置对调即得证。 计算机组成原理河北经贸大学信息技术学院

3、(4)0,0,则0。 相加两数都是负数,则其和也一定是负数。补2,补2补补222(2)上式右边分为”2”和(2)两部分.既然()是负数,而其绝对值又小于1,那么(2)就一定是小于2而大于1的数,进位”2”必丢失.又因()0, 所以补补2()补(mod 2) 计算机组成原理河北经贸大学信息技术学院至此我们证明了,在模2意义下,任意两数的补码之和等于该两数之和的补码.这是补码加法的理论基础,其结论也适用于定点整数。 计算机组成原理河北经贸大学信息技术学院补码减法补码减法 负数的减法运算也要设法化为加法来做,其所以使用这种方法而不使用直接减法,是因为它可以和常规的加法运算使用同一加法器电路,从而简化

4、了计算机的设计。数用补码表示时,减法运算的公式为 计算机组成原理河北经贸大学信息技术学院 计算机组成原理河北经贸大学信息技术学院 从补求补的法则是：对补包括符号位“求反且最末位加1”,即可得到补。写成运算表达式，则为其中符号表示对补作包括符号位在内的求反操作,2n表示最末位的1从y补求-y补的法则是：对y补包括符号位求反且最末位加1，即可得到-y补溢出及其检测方法当运算结果超出机器数所能表示的范围时，称为溢出。两个正数相加,结果大于机器所能表示的最大正数,称为上溢上溢。而两个负数相加,结果小于机器所能表示的最小负数,称为下溢下溢。在定点小数机器中,数的表示范围为|1. 在运算过程 中如出现大于

5、1的现象,称为“溢出”。在定点机中,正常情况 下溢出是不允许的。 计算机组成原理河北经贸大学信息技术学院 计算机组成原理河北经贸大学信息技术学院为了判别溢出，常采用一下两种方法1、变形码法“变形补码”或“模4补码”,从而可使模2补码所能表示的数的范围扩大一倍。变形补码定义为 4 02补 20 或用同余式表示为补4(mod 4)下式也同样成立：补补补 (mod 4) 计算机组成原理河北经贸大学信息技术学院第一种方法是采用双符号位fs1fs2 .正数双符号位为00，负数的双符号位为11.符号位参与运算，当结果的两个符号位fs1和fs2不相同时，为溢出。所以溢出条件= fs1 异或 fs2。而且当结

6、果符号位为01时上溢，为10时，为下溢采用多符号位的补码又叫“变形补码”。当以模4补码运算,运算结果的二符号位相异时,表示溢出；相同时,表示未溢出。故溢出逻辑表达式为 VSf1Sf2,其中Sf1和Sf2分别为最高符号位和第二符号位。此逻辑表达式可用异或门实现。模4补码相加的结果,不论溢出与否,最高符号位始终指示正确的符号。 计算机组成原理河北经贸大学信息技术学院单符号位检测法当符号相同的两数相加时，如果结果的符号与加数（或被加数）不相同，则为溢出，否则表示没有溢出。而当被加数和加数符号不同时，相加的运算结果不会溢出。单符号进位检测法当 最 高 有 效 位 产 生 进 位 而 符 号 位 无 进

7、 位 时 , 产 生上 溢 ； 当 最 高 有 效 位 无 进 位 而 符 号 位 有 进 位 时 ,产 生 下 溢 。 故 溢 出 逻 辑 表 达 式 为VC fCo , 其中 Cf为 符 号 位 产 生 的 进 位 , C o 为 最 高 有 效 位 产生 的 进 位 。 此 逻 辑 表 达 式 也 可 用 异 或 门 实 现 。在定点机中当运算结果发生溢出时,机器通过逻辑电路自动检查出溢出,并进行中断处理。 计算机组成原理河北经贸大学信息技术学院中Cf为符号位产生的进位,Co为最高有效位产生的进位。此逻辑表达式也可用异或门实现。在定点机中当运算结果发生溢出时,机器通过逻辑电路自动检查出溢

8、出,并进行中断处理。 计算机组成原理河北经贸大学信息技术学院 计算机组成原理河北经贸大学信息技术学院计算机硬件系统的核心是运算器，运算器是由数字电路组成的。现面我们先了解一下数字电路的知识。逻辑代数在数字电路中，我们要研究的是电路的输入输出之间的逻辑关系，所以数字电路又称逻辑电路，相应的研究工具是逻辑代数（布尔代数）。在逻辑代数中，逻辑函数的变量只能取两个值（二值变量），即0 0和1 1，中间值没有意义，这里的0 0和1 1只表示两个对立的逻辑状态，如脉冲的有无（低电位取值为0 0，表示无脉冲，高电位取值为1 1，表示有脉冲）、开关的开合，事件发生与否等。 计算机组成原理河北经贸大学信息技术学

9、院 计算机组成原理河北经贸大学信息技术学院表表 一位全加器真值表一位全加器真值表输入输出AiBiCiSiCi10000000110010100110110010101011100111111 计算机组成原理河北经贸大学信息技术学院两个二进制数字Ai,Bi和一个进位输入Ci相加,产生一个和输出Si,以及一个进位输出Ci1。表中列出一位全加器进行加法运算的输入输出真值表。根据表所示的真值表,三个输入端和两个输入端可按如下逻辑方程进行联系：SiAiBiCiCi1AiBiBiCiCiAi 计算机组成原理河北经贸大学信息技术学院按此表达式组成的一位全加器示图 计算机组成原理河北经贸大学信息技术学院 计算

10、机组成原理河北经贸大学信息技术学院 计算机组成原理河北经贸大学信息技术学院由图看到,n个1位的全加器(FA)可级联成一个n位的行波进位加减器。M为方式控制输入线,当M0时,作加法(AB)运算；当M1时,作减法(AB)运算,在后一种情况下,AB运算转化成A补B补运算,求补过程由B1来实现。因此,图中最右边的全加器的起始进位输入端被连接到功能方式线M上,作减法时M1,相当于在加法器的最低位上加1。 计算机组成原理河北经贸大学信息技术学院另外,图中左边还表示出单符号位法的溢出检测逻辑；当CnCn1时,运算无溢出；而当CnCn1时,运算有溢出,经异或门产生溢出信号。动画将n个全加器相连可得，但其加法时

11、间较长。这是因为其位间进位是串行传送的，本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。解决办法之一是采用“”来同时形成各位进位，从而实现快速加法。我们称这种加法器为。超前进位产生电路是根据各位进位的形成条件来实现的。 计算机组成原理河北经贸大学信息技术学院基本的十进制加法器十进制加法器可由BCD码(二十进制码)来设计,它可以在二进制加法器的基础上加上适当的“校正”逻辑来实现,该校正逻辑可将二进制的“和”改变成所要求的十进制格式。 进行十进制计算时，要遵循以下几条：1、每位数相加，逢二进一2、和数是1015时必须加六校正3、和数有进位时加六校正 计算机组成原理河北经贸大

12、学信息技术学院n位BCD码行波式进位加法器的一般结构如图所示,它由n级组成,每一级将一对4位的BCD数字相加,并通过一位进位线与其相邻级连接。而每一位十进制数字的BCD加法器单元的逻辑结构示于图 计算机组成原理河北经贸大学信息技术学院下面我们看一下校正过程：在十进制运算时,当相加二数之和大于9时,便产生进位。可是用BCD码完成十进制数运算时,当和数大于9时,必须对和数进行加6修正。这是因为,采用BCD码后,在二数相加的和数小于等于9时,十进制运算的结果是正确的；而当相加的和数大于9时,结果不正确,必须加6修正后才能得出正确的结果。因此,当第一次近似求值时,可将它看成每一级是一个4位二进制加法器来执行, 计算机组成原理河北经贸大学信息技术学院就好像i和i是普通4位二进制数一样。设SI代表这样得到的4位二进制数和,Ci1为输出进位,而Si代表正确的BCD和,Ci1代表正确的进位,那么当iiCi10时,SiSi当XiYiCi10时,SiSi