eda技术教案16页_第1页
eda技术教案16页_第2页
eda技术教案16页_第3页
eda技术教案16页_第4页
eda技术教案16页_第5页
免费预览已结束,剩余13页可下载查看

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、ED破术教案第一次课内 容:1)介名S EDAJ术的涵义、发展历程和应用领域;2)介名§ EDA技术的主要内容;3)介2g EDA勺工程设计流程;4) 说明本课程的特点与学习方法。教学目的:1)通过介绍EDA技术的涵义、发展历程和应用领域,使学生了解本课程 的实际应用很大,调动学生学习这门课程的积极性2)通过介绍EDA技术的主要内容,使学生了解这门课程要学习什么。在此基础上说明本课程的特点与学习方法。3) 说明各种通信系统的组成,了解它们的优缺点,出现背景。重点说明 数字通信系统的特定和优点。4)介绍EDA的工程设计流程,说明当前 EDA设计的特点,用软件方式设 计硬件,用软件方式设

2、计的系统到硬件系统的转换是由有关开发软件自动完成的,因此类似软件编程,不需太多的低层硬件知识,使学生克服畏难情绪。教学重点、难点:1) EDA技术的三个发展阶段以及各阶段的特点;2) EDA的定义和EDA技术的主要内容;3) EDA的工程设计流程。教学方法:比较、举例、图解。教学过程:(一)自我介绍,说明课时安排、成绩评定方法、课程定位、教学网站的进入。(二)讲授新课课堂教学实施过程共分六步。1)介绍EDA技术的涵义。2)说明EDA技术的发展背景,说明 EDA技术的三个发展阶段,比较三个 阶段的各解决了什么问题,在此基础上理解各阶段的特点。3)在第二步理解EDA技术进行电子系统设计的特点的基础

3、上引出并详细 说明EDA的定义,加深对EDA支术的涵义的理解。4)在第三步详细说明EDA的定义的基础上,引出 EDA皮术的4个主要内容:硬件描述语言:设计的主要表达手段;大规模可编程逻辑器件:设计的载体;软件开发工具:设计的工具;实验开发系统:下载工具及硬件验证工具。再分别介绍 EDAK术的4个主要内容:了解常用的 硬件描述语言VHD闲Verilog ; 了解两种常用的大规模可编程逻辑器 件FPGAF口 CPLD以及它们各自的特点;了解主流EDA工具软件;了解本课程使用的西安唐都公司的 TD-EAD®验系统5)说明课程要求:通过学习这门课程要掌握运用EDAff发工具设计开发电子系统,

4、引出这门课程的特点:实践性强,说明我们的学习方法:抓住一个重点:VHDL勺编程;掌握两个工具:Quartus II和TD-EAD实验系统;运用三种手段:通过案例分析、应用设计和上机实践,实现理论与实践相结合,边学边用,边用边学。6)用设计一个简单电子系统为例,引出EDA的工程设计流程。说明当前EDA技术发展的特点:用软件方式设计硬件;用软件方式设计的系统 到硬件系统的转换是由有关开发软件自动完成的;设计过程中可用有关软件进行各种仿真;系统可现场编程,在线升级;整个系统可集成在一个芯片上,体积小、功耗低、可靠性高。现代ED破计类似软件编程,不需太多的低层硬件知识,使学生克服畏难情绪。同时这里又回

5、顾复习了使用EDA技术进行电子系统设计的特点。最后图解说明EDA 的工程设计流程。第二次课内 容:安装Quartus n , VHDL与Quartus n初体验 教学目的:1)理解VHDL®言的特点。2) 了解主流EDAX具Quartus n ,掌握其安装方法。3)掌握使用Quartus n进行FPGAS计的基本流程。教学重点、难点:使用Quartus n进行FPGAES计的基本流程。教学方法:举例、演示。教学过程:课堂教学实施过程共分两步。1)回顾上节课所讲的 EDA的主要内容。在此基础上引出 VHDL®言的特 点,并介绍主流EDA开发工具Quartus n ,说明它的不

6、同版本的特点。 重点介绍PC破解版的安装步骤。演示安装过程,在演示是重点提醒 学生注意容易出错的几个地方。2)回顾上节课所讲的当前 EDA技术发展的特点,EDA勺工程设计流程。 在此基础上说明使用 Quartus n进行FPG酸计的基本流程,并通过 实际演示设计一个简单的电子系统:与非门,说明使用Quartus n和VHDL开发电子系统的基本流程。在演示过程中重点提醒学生注意 容易出错的几个地方,并给出一些初学者的小窍门。第三次课内容:VHDL程序基本结构,VHDL基本数据类型,VHDL数据对象 教学目的:1)掌握VHDL吾言程序的基本结构,特别是实体和结构体。2)掌握VHDL吾言的语言要素,

7、包括 VHDL吾言的基本数据类型、数据对 象和VHDL运算符,理解信号和变量的区别。教学重点、难点:VHDL吾言程序的基本结构,VHDL语言的语言要素。教学方法:举例、演示、归纳、比较。教学过程:课堂教学实施过程共分三步。1) VHDL程序基本结构回顾上节课设计与非门的例子,引出设计与非门的设计思想:先确定系统功能和接口,再进行内部电路设计,由此引出VHDLS序的基本结构:实体: 对应系统接口,结构体:对应系统内部电路。从与非门的 VHDL®序中可以直 观的看到它的三部分:库、程序包的调用,实体声明,结构体定义。以与非门的VHDLS序为例说明库、程序包的调用的作用。说明调用语法,介绍

8、常用的三个库、程序包。以与非门的VHDLS序为例说明实体声明的语法,各项的意义。提醒学生注意初学者容易出错的地方,如:实体名必须与文件名相同,否则编译会出错;最后一条端口声明语句不可加分号等。并通过演示出错情况,加深学生的印象。最后通过图解归纳实体声明的格式,容易出错的地方,并对初学者进行相应的建议:使用范例,在Edit > Insert Template 中选择范例。Quartus 进行编译时,要求关联文件文件名相同,建议采用Quartus 默认文件名,不要自己更改文件名。以与非门的VHDL®序为例说明结构体的语法, 各项的意义。提醒学生注意初学者容易出错的地方。并通过演示出

9、错情况,加深学生的印象。最后通过图解归纳结构体的格式,应注意的地方。2) VHDL基本数据类型回到与非门的VHDL程序的实体声明部分,引出 VHDL的数据类型。介绍各种数据类型,重点介绍最常用的标准逻辑位、标准逻辑位矢量。提醒学生注意使用标准逻辑位矢量时必须注明数组中元素个数和排列方向,并举例说明。最后比较VHDL和C语言中使用数据类型的异同点: VHDLR C语言一样,必须先声明端口和信号,然后才能使用,在声明中必须定义它们的数据类型;与C语言不同,VHDL强类型语言,只有相同数据类型的端口、 信号和操作 数才能相互作用。3) VHDL 数据对象介绍VHDL勺数据对象:信号、变量和常量。以与

10、非门的VHDL程序为例,通过图解比较说明信号和端口的异同点。说信号声明的格式和信号赋值语句的格式。重点说明矢量赋值,通过举例说明在矢量赋值要特别注意两矢量之间的元素对应关系。说明定义变量的语法格式、变量赋值的语法格式。比较信号和变量的区别。最后介绍定义常量的语法格式。第 - 8 - 页第四次课内 容:VHDL运算符、VHDL并行信号赋值语句。 教学目的:1)掌握VHDL运算符。2)掌握VHDL语言的并行信号赋值语句,特别是选择信号赋值语句和条 件信号赋值语句,理解条件信号赋值语句的各赋值子句的优先级差别。教学重点、难点:并置运算符“ & ”、选择信号赋值语句、条件信号赋值语句。教学方法

11、:举例、演示、图解。教学过程:课堂教学实施过程共分四步。1)分别介绍VHDL的四种运算符:算术运算符、并置运算符、关系运算 符、逻辑运算符。对算术运算符重点说明能支持的数据类型和不能支持的数据类型。并置运算符是本课程的一个难点,通过一个电路设计,举例说明并置运算符的应用。关系运算符重点说明能支持的数据类型。提醒学生注意:“ <=”在条件语句中出现为小于等于,其它情况为信号赋值。逻辑运算符重点说明其优先级关系。2) 并行语句是硬件描述语言区别于一般软件程序语言的最显著的特点 之一。通过图解说明常用并行语句特点,从图中直观的看到:并行语 句之间是并行执行,但并行语句内部的执行可以是顺序的(

12、进程语句 ) ,也可以是并行的( 块语句 ) 。3) 介绍并行信号赋值语句:简单信号赋值语句、选择信号赋值语句、条件信号赋值语句。给出选择信号赋值语句格式,并通过设计3-8 线译码器,说明如何使用选择信号赋值语句。提醒学生注意容易出错的几点: “选择值”一定要覆盖所有可能情况,若不可能一一指定,则要借助 others 为其它情况找个“出口”。因此强烈建议初学者使用withselect 语句时,最后都带上whenothers。“选择值”必须互斥,不能出现条件重复或重叠的情况。给元素赋常数值,用单引号;给矢量赋常数值,用双引号。通过演示出错情况,加深学生的 印象。4) 给出条件信号赋值语句格式,并

13、通过设计8-3 线优先编码器,说明如何使用条件信号赋值语句。提醒学生注意容易:在执行WhenE lse语句时,赋值条件按书写的先后顺序逐项测试,一旦发现某一赋值条件得到满足,即将相应表达式的值赋给目标信号,并不再测试下面的 赋值条件。即各赋值子句有优先级的差别,按书写的先后顺序从高到 低排列。通过观察仿真结果,直观的看到赋值优先级,加深学生的印 象。第五次课内 容:进程语句、VHDL语言的顺序语句。教学目的:1) 掌握进程语句,掌握进程的工作原理和特点,理解进程与时钟的关系。2)掌握VHDL®言的顺序语句,特别是IF语句和CAS曲句,理解IF、 CASE吾句和选择信号赋值语句、条件信

14、号赋值语句的区别。教学重点、难点:进程的工作原理和特点,进程与时钟的关系。IF 语句和CAS曲句,IF语句和CAS曲句的嵌套。教学方法:图解、举例、总结。教学过程:课堂教学实施过程共分四步。1) 介绍进程语句的特点、格式, 说明各项意义。图解说明进程工作原理,通过该图直观的理解进程的特点:进程本身是并行语句,单其内部是顺序语句;进程只有在特定的时刻(敏感信号发生变化)才会被激活。在此基础上说明进程与时钟的关系。通过图解说明时钟上升沿驱动进程语句,使学生较好的理解了进程的时钟和进程是一种隐形的循环。给出时钟沿的 VHDL描述,通过几个寄存器的设计,说明如何使用进程语句, 通过观察波形仿真图,加深

15、学生对进程与时钟的关系的理解。最后总结进程的要点和容易出错的几个地方。2) 介绍顺序语句,提醒学生注意进程在激活的一瞬间就执行完进程中所有语句。重点介绍IF 语句和CASE 语句。给出IF 语句的三种格式,说明它们的特点。在此基础上总结使用IF 语句注意的要点。最后通过设计串行输入并行输出的移位寄存器和并行输入串行输出的移位寄存器,加深学生对IF 语句、 IF 语句嵌套的理解。3)给出CASE语句的格式,说明 CASE语句使用要点。最后通过设计带使能端的2-4 译码器,加深学生对IF 语句、 IF 语句嵌套的理解。4)介名L LOOPf句和空语句。第六次课内 容: 层次化设计概念、在Quart

16、us II 中实现层次化设计教学目的:1) 理解层次化设计的优点。2) 理解层次化设计的核心思想:模块化、元件重用。3) 掌握在 Quartus II 中采用图形法与文本法结合的混合输入方法实现元件重用和系统的层次化设计。教学重点、难点:在 Quartus II 中实现层次化设计。教学方法:图解、举例、演示。教学过程:课堂教学实施过程共分三步。1) 说明层次化设计的优点。图解说明层次化设计的核心思想:模块化、元件重用。加深对层次化设计的优点的理解。2) 图解说明在Quartus II 中实现系统层次化设计的主要步骤:首先按自顶向下的设计方法,设计系统,划分和定义系统子模块,形成系统层次化设计图

17、。其次用VHDL 语言设计底层子模块,并生成相应的元件符号。最后调用下层元件,完成上层模块的设计,并生成相应的元件符号。这样从底层元件开始,自底向上完成系统的设计。3) 通过实际演示时钟选择器的设计过程,说明如何在Quartus II 中实现系统层次化设计,主要包括模块划分、元件设计文件的建立、元件符号的生成、元件调用、LPM宏模块的调用与参数配置、顶层电路原 理图的建立。第七次课内 容: 系统层次化设计进阶教学目的:理解元件例化、程序包和类属映射。教学重点、难点:略教学方法:图解、举例。教学过程:课堂教学实施过程共分四步。1) 回顾上节课的内容:在Quartus II 中实现层次化设计,并引

18、出新问题:如何用VHDL 语言而不是元件符号来调用已设计的元件,实现系统层次化设计。由此引出元件例化、程序包和类属映射这几个层次化设计中最重要的VHDL®句。2) 说明什么是元件例化:将以前设计的实体当作本设计的一个元件( 元件定义),然后再调用这个元件,即用 VHDL吾言将各元件之间的连接 关系描述出来( 元件映射) 。介绍元件例化中的元件定义和元件映射的语法格式,说明各项意义。通过一个例子引用2 分频电路,来说明如何使用元件例化。3) 通过图解说明元件例化语句的缺点:如果在一个实体中用到多个元件, 那么在其结构体中要用大量篇幅定义元件。元件定义在结构体中,只有这个实体能调用该元件

19、,如果有多个实体用到同一个元件,那么在这多个实体中都要对该元件进行定义。通过对该问题的解决,引出程序包:将数据类型、元件定义、子程序等收集到一个VHDL程序包中,只要在设计实体中用 USE语句调用该程序包,就可以使用这些预 定义的数据类型、元件定义、子程序。说明程序包的语法格式,通过举例说明如何在程序包中进行元件定义以及如何应用程序包。提醒学生注意容易出错的地方:程序包设计文件应保存为同名的VHDL文件并 编译 。只有编译过的程序包才能被其它设计实体调用。4) 通过一个常见的实际问题:设计一个带参数的电子系统,使其应用范 围更广,引出类属映射语句。通过设计带参数的分频器,说明如何用VHDL语言

20、设计和调用带参数的元件。第八次课内 容: Moore 状态机的VHDL 描述、 Mealy 状态机的VHDL 描述。教学目的:理解什么是Moore 状态机和Mealy 状态机,掌握Moore 状态机和 Mealy 状态机的VHDL 描述。教学重点、难点:Moore 状态机和Mealy 状态机的VHDL 描述。教学方法:图解、举例、类比。教学过程:课堂教学实施过程共分三步。1) 说明组合逻辑和时序逻辑的区别。用老式按钮风扇类比组合逻辑,空调遥控器类比时序逻辑,形象的说明了组合电路的输出只与当前输入有关。时序逻辑电路的输出不仅与当前输入有关,还与过去的一系列输入有关。由此引出状态机:输出由当前状态

21、和当前输入决定,是一种广义的时序电路。状态机分 Moore与Mealy型。说明这两种状态机 第 - 8 - 页的特点:Moore 型输出仅取决于其所处状态,Mealy 型输出不仅与当前状态有关,也与当前输入有关,更常见。 举例说明Moore 型状态机,并画出其状态转移图,通过状态转移图加强 Moore型输出仅取决于其所处状态的理解。举例说明Mealy 型状态机,并画出其状态转移图,通过状态转移图说明Mealy 型输出不仅与当前状态有关,也与当前输入有关的特点。2)以Moore状态机的状态转换图说明如何用VHD球描述Moore状态机,分为两个进程:确定状态转移的进程Chang_State ,决定

22、输出值的进程 Output_Process 。状态转移进程:Moore 状态机状态转移与输出Dout 无关。当S0 状态输入0 时,仍然还在S0 状态,没有进行状态转移,因此也与这种自环与状态转移无关。状态转移进程由去掉输出和自环后的状态转移图决定。根据化简后的状态图写出状态转移进程。CASEf句嵌套IF语句,CASEf句表示当前状态,IF语句表示在当前状态下,根据当前输入决定状态转移。提醒学生注意:一定要有状态机开始工作的条件,否则状态机永远不会工作。输出进程:在Moore状态机中输出只与当前状态相关,用一个CASE吾句完成。3)在上一步的基础上,对比Moore状态机的 VHDL实现,说明

23、Mealy状态机的实现,仍分为两个进程:确定状态转移的进程Chang_State ,决定输出值的进程Output_Process 。由于 Mealy 状态机与Moore 状态机的区别只在输出Dout 同时与当前状态Si 和当前输入有关。因止匕Chang_State进程的实现与 Moore机相同。输出由当前状态和当前输入共同决定,因此输出进程Output_Process 也是CASE套IF的格式,与状态转移进程类似。第九次课内 容: 用状态机实现交通灯控制器教学目的:掌握使用状态机实现数字系统设计的方法。教学重点、难点:在 Quartus II 中状态机的实现方法。教学方法:图解、举例、演示。教

24、学过程:课堂教学实施过程共分四步。1) 说明任务与要求,进行系统分析设计,在此基础上画出系统框图,确定元件模块和元件接口与连接。回顾在Quartus II 中实现层次化设计过程,用VHDL吾言实现底层模块:计数器和控制器的设计。2) 重点介绍如何用状态机设计控制器,确定状态和状态转移条件,画出状态转移图,发现这是个Moore 状态机。回顾Moore 状态机的VHDL实现,完成对控制器的设计。3) 完成计数器和控制器的设计后,生成相应的计数器和控制器元件符号。按系统框图建立顶层电路图,编译工程。第十次课教学内容:Protel2004 项目文件的管理和编辑(一)教学目标:1 、学会在Protel2

25、004软件中创建相应的各种文件2、学会在Protel2004文件中创建相应的项目3、学会在Protel2004文件中创建相应的设计工作区教学重点:对 Protel2004 软件中各种层级,各种种类繁多的文件的识别和创建教学方法:演示操作法课时安排:1 课时教学过程:一、 Protel2004 包含了三级文件管理模式,分别是设计工作区,项目和文件,级别依次从高到低。而文件有分为好多种类有原理图文件,PCB封装文件,库文件,脚本文件,混合信号仿真文件,又如项目文件中有包含不同项目对应得不同文件。我们只是建立几个常用的文件二、在 Protel2004 工作环境中创建原理图文件1、打开文件/ 创建 /

26、 原理图,创建一个原理图文件,并保存。注意器保存位置和保存的文件名称,类型扩展名。2、打开文件/创建/PCB文件,创建一个 PCB文件,并保存。注意器保存位置和保存的文件名称,类型扩展名。三、在 Protel2004 工作环境中创建项目文件打开文件/创建/项目/PCB项目,创建一个PCB项目文件,并保存。注意器保存位置和保存的文件名称,类型扩展名。四、在 Protel2004 工作环境中创建项目文件打开文件/创建 /设计工作区,创建一个设计工作区文件,并保存。注意器保存的方法、位置和保存的文件名称,类型扩展名。以上在保存文件的,项目级工作区的时候有几种不同的方法:1 、在相应的文件上点击右键保

27、存,或另存为2 、在菜单栏中文件中找出相应命令执行保存操作五、打开工作面板projects. 查看他们的结构关系。教学反思于总结:在演示教学的同时要注意教学的节奏,应反复演示,是学生能看清楚每一个操作步骤。要求学生对于常用的文件类型的扩展名,图形符号有所了解。第十一次课教学内容:原理图的设计基础教学目标:1 、掌握原理图的一般设计步骤2、熟悉 Protel2004 原理图设计工具栏3、熟练操作原理图的图样的放大于缩小教学难点:掌握原理图图样的放大于缩小的操作方法,牢记器快捷键操作。教学方法:讲授法和演示操作法课时安排:1 课时教学过程:一、原理图的一般设计步骤(讲授法)原理图的设计流程如下:1

28、 、启动Protel2004 原理图编辑器新建一个原理图文件或打开一个原理图文件,都可以启动原理图编辑器,进入原理图设计工作。这里我们打开Protel2004 自带示例中的一个原理图文件。2、设置原理图图样的大小及版面3、在图样上放置元器件4、对所放置元器件进行布局、布线5、对布局、布线后的元器件进行调整二、 Protel2004 原理图设计工具栏这里我们打开Protel2004 自带示例中的一个原理图文件。Protel2004 为设计者提供了方便快捷的原理图绘制工具,分类放置在不同的工具栏中。这些工具栏,可以通过执行选单命令“视图 / 工具栏”的下拉菜单进行打开和关闭。三、图样的放大于缩小:

29、1 、在视图菜单中有一系列的图样于缩小命令,分别执行这些命令,观察图样的变化,并记忆理解这些命令的含义和作用。熟练掌握这些命令的快捷键执行方式。2、利用键盘实现图样的放大于缩小。教学反思于总结:关于原理图设计的一般步骤,学生只要有个大致的了解就可以了,这个过程会在以后的操作中逐渐的熟练起来。儿本节课中第三部分是重点难点。需要学生对于各个命令逐条的反复的操作,观察器变化,这个操作过程是枯燥的,应该尽可能的提高这节课的趣味性。让学生更积极的投入进去。第十二讲教学内容:连接线路(一)教学目标:1 、能够熟练的连接导线2、学会放置线路节点3、掌握设置网络标号教学重点:1、熟练的在电路中连接导线2、理解网络标号的含义并能够正确而且熟练的放置网络标号教学方法:演示教学法,任务完成法课时安排:2 课时教学过程:一、连接导线当所有电路元器件、电源和其他对象放置完毕后,就可以进行原理图中个对象的连线。连线的主要目的是按照电路设计的要求建立网络的实际连通性。打开任一原理图电路,对所教授内容进行演示。连线的方法:执行“放置 /导线命令”命令,或左键单击 wring 工

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论