项目8组合逻辑电路-lm

1、 组合逻辑电路由若干个逻辑门组成的具有一组输入和一组输出的非记忆性逻辑电路，输出仅由输入决定，与电路当前状态无关；电路结构中无反馈环路（无记忆）。10. 1 组合逻辑电路的分析组合逻辑电路的分析 特点输入输出间没有反馈回路电路中不含记忆原件电路任何时刻的输出仅取决与该时刻ABCY&10. 1 组合逻辑电路的分析步骤组合逻辑电路的分析步骤逻辑图逻辑图逻辑表逻辑表达式达式 1 1 最简与或最简与或表达式表达式 2 ABY 1BCY 2CAY 31Y2Y3YY 2 CABCABYACBCABYYYY 321A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01

2、1 100010111最简与或最简与或表达式表达式 3 真值表真值表CABCABY 3 4 电路的逻电路的逻辑功能辑功能当输入A、B、C中有2个或3个为1时，输出Y为1，否则输出Y为0。所以这个电路实际上是一种3人表决用的组合电路：只要有2票或3票同意，表决就通过。 4 真值表真值表电路功电路功能描述能描述：用与非门与非门设计一个举重裁判表决电路。设举重比赛有3个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量A，副裁判分别为B和C；表示成功与否的灯为Y，根据逻辑

3、要求列出真值表。 1 1 A B CYA B CY0 0 00 0 10 1 00 1 100001 0 01 0 11 1 01 1 10111 2 ABCCABCBAY 2 逻辑表达式逻辑表达式ABACY& 3 最简与或最简与或表达式表达式 4 5 逻辑变换逻辑变换（如（如与非门设计）与非门设计）逻辑电逻辑电路图路图 3 4 5 ACABYACABBBACCCABCBAABCCABABCABCCABCBAY)()( 组合逻辑部件是指具有某种逻组合逻辑部件是指具有某种逻辑功能的中规模集成组合逻辑电路辑功能的中规模集成组合逻辑电路芯片。常用的组合逻辑部件有加法芯片。常用的组合逻辑部件有

4、加法器、数值比较器、编码器、译码器、器、数值比较器、编码器、译码器、数据选择器和数据分配器等。数据选择器和数据分配器等。10.2.1 编码器编码器实现编码操作的电路称为编码器。输入输 出Y2 Y1 Y0I0I1I2I3I4I5I6I70 0 00 0 10 1 00 1 11 0 01 0 11 0 01 1 13位二进制编码器位二进制编码器输输入入8个互斥的信号个互斥的信号输输出出3位二进制代码位二进制代码真真值值表表753175310763276321765476542IIIIIIIIYIIIIIIIIYIIIIIIIIYI7I6I5I4 I3I2 I1 I0Y2 Y1 Y0I7I6I5I

5、4 I3I2 I1 I0Y2 Y1 Y0(a) 由或门构成(b) 由与非门构成111&逻逻辑辑表表达达式式逻辑图逻辑图输 入I输 出Y3 Y2 Y1 Y00(I0)1(I1)2(I2)3(I3)4(I4)5(I5)6(I6)7(I7)8(I8)9(I9)0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 18421 码编码器码编码器输输入入10个互斥的数码个互斥的数码输输出出4位二进制代码位二进制代码真真值值表表9753197531076327632176547654298983IIIIIIIIIIY

6、IIIIIIIIYIIIIIIIIYIIIIY逻辑表达式逻辑表达式I9 I8 I7I6I5I4 I3I2 I1 I0Y3 Y2 Y1 Y0(a) 由或门构成1111I9 I8 I7I6I5I4 I3I2 I1 I0(b) 由与非门构成Y3 Y2 Y1 Y0&逻辑图逻辑图3位二进制优先编码器位二进制优先编码器 在优先编码器中优先级别高的信号排斥级别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。输 入I7 I6 I5 I4 I3 I2 I1 I0输 出Y2 Y1 Y010 10 0 10 0 0 1 0 0 0 0 1 0 0 0 0 0 1 0 0 0

7、 0 0 0 1 0 0 0 0 0 0 0 11 1 11 1 01 0 11 0 00 1 10 1 00 0 10 0 0真真值值表表12463465671234567345675677024534567234567345676771456745675676772IIIIIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIIIIIIIIIYIIIIIIIIIIIIIIY逻辑表达式逻辑表达式逻辑图逻辑图111111&1&Y2Y1Y0I7I6I5I4I3I2I1I08线线-3线线优优先先编编码码器器10.2.2 译码器译码器译码器就是把一种代码转换为另一

8、种代码的电路。 把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。 二进制译码器是把二进制代码的所有组合状态都翻译出来，设二进制译码器的输入端为n个，则输出端为2n个，且对应于输入代码的每一种状态，每个输出中只有一个为1（或为0），其余全为0（或为1）。 二进制译码器可以译出输入变量的全部状态，故又称为变量译码器。二进制译码器二进制译码器3位二进制译码器位二进制译码器A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 0 0 0 0 0 00 1 0 0 0 0 0 00

9、0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1真值表真值表输输入入：3位二进制代码位二进制代码输输出出：8个互斥的信号个互斥的信号01270126012501240123012201210120AAAYAAAYAAAYAAAYAAAYAAAYAAAYAAAY&111 A2 A1 A0 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0逻辑表达式逻辑表达式逻辑图逻辑图电路特点电路特点：与门组成的阵列：与门组成的阵列3 线-8 线译码器二-十进制译码器的输入是十进制

10、数的4位二进制编码（BCD码），分别用A3、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二-十进制译码器有4根输入线，10根输出线，所以又称为4线-10线译码器。8421 码译码器码译码器把二-十进制代码翻译成10个十进制数字信号的电路，称为二-十进制译码器。A3 A2 A1 A0Y9 Y8 Y7 Y6 Y5 Y4 Y3 Y2 Y1Y00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 0 0 0 10 0 0 0 0 0 0 0 1 00

11、 0 0 0 0 0 0 1 0 00 0 0 0 0 0 1 0 0 00 0 0 0 0 1 0 0 0 00 0 0 0 1 0 0 0 0 00 0 0 1 0 0 0 0 0 00 0 1 0 0 0 0 0 0 00 1 0 0 0 0 0 0 0 01 0 0 0 0 0 0 0 0 0真值表真值表01239012380123701236012350123401233012320123101230 AAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAYAAAA YAAAAY A0 A1 A2 A3 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7

12、Y8 Y91111&逻辑表达式逻辑表达式逻辑图逻辑图abcdefgh a b c d a f b e f g h g e c d(a) 外形图(b) 共阴极(c) 共阳极+VCCabcdefgh显示译码器显示译码器数数码码显显示示器器用来驱动各种显示器件，从而将用二进制代码表示的数用来驱动各种显示器件，从而将用二进制代码表示的数字、文字、符号翻译成人们习惯的形式直观地显示出来的电字、文字、符号翻译成人们习惯的形式直观地显示出来的电路，称为显示译码器路，称为显示译码器，由译码器和驱动器集中在一块芯片上，由译码器和驱动器集中在一块芯片上。b=c=f=g=1，a=d=e=0时时c=d=e=f

13、=g=1，a=b=0时时共阴极共阴极显示译码器真值表显示译码器真值表真值表仅适用于共阴极真值表仅适用于共阴极LED输 入输 出A3 A2 A1 A0a b c d e f g显 示 字 形0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 11 1 1 1 0 0 10 1 1 0 0 1 11 0 1 1 0 1 10 0 1 1 1 1 11 1 1 0 0 0 01 1 1 1 1 1 11 1 1 0 0 1 110.2.4

14、 4选选1数据选择器数据选择器输 入 D A1 A0输 出 YD0 0 0D1 0 1D2 1 0D3 1 1 D0 D1 D2 D3013012011010AADAADAADAADY真值表真值表逻辑表达式逻辑表达式地地址址变变量量输输入入数数据据由地址码决定从路输入中选择哪一路输出。逻辑图逻辑图1111D0 D1 D2 D3A1A0&1Y加法器半加器和全加器的运算逻辑半加器和全加器的运算逻辑 半加器半加器 全加器全加器集成多位加法器芯片集成多位加法器芯片 串行进位加法运算串行进位加法运算 超前进位集成超前进位集成4位加法器位加法器74LS283 全加器的应用全加器的应用 A B S

15、C Ai Bi Ci-1 Ci Si 分为不考虑低位来的进位和考虑低位进位两种情况分为不考虑低位来的进位和考虑低位进位两种情况半加器半加器全加器全加器两个两个1 位二进制数相加的过程位二进制数相加的过程不考虑低位进位，将两个不考虑低位进位，将两个1位二进制数位二进制数A、B相加的逻辑运算相加的逻辑运算 半加器的真值表半加器的真值表 逻辑表达式逻辑表达式 逻辑图逻辑图1000C011110101000SBA 半加器的真值表半加器的真值表BABAS C = AB A B =1 & C=AB BAS BABAABS ABC & & & & 1 A B S C

16、1. 半加器（半加器（Half Adder）半加器和全加器半加器和全加器1110111010011100101001110100110010100000CiSiCi-1BiAi全加器真值表全加器真值表 全加器进行加数、被加数和低位来的进位信号的相加全加器进行加数、被加数和低位来的进位信号的相加 0 1 0 1 1 0 1 0 Si Ai Ci-1 Bi 0 0 1 0 0 1 1 1 Ci Ai Ci-1 Bi 2. 全加器（全加器（Full Adder）11111iiiiiiiiiiiiiiiiCBACBACBACBACBAS11iiiiiiiCACBBAC 逻辑图逻辑图 A i B i C

17、 i - 1 C i S i C I C O 全加器逻辑图与实现电路全加器逻辑图与实现电路 A i B i =1 & & & C i - 1 =1 S i C i 实现电路实现电路 A i B i =1 & AB C i - 1 =1 & S i C i 半半 加加 器器 半半 加加 器器 两个半加器构成一个全加器1 1 0 11 0 0 1+011010011两个二进制数相加时，也分为不考虑低两个二进制数相加时，也分为不考虑低位来的进位和考虑低位进位两种情况。位来的进位和考虑低位进位两种情况。同时必须考虑各个位的进位同时必须考虑各个位的进位两个4 位二

18、进制数相加的过程集成多位加法器芯片集成多位加法器芯片 1.1.串行进位加法器串行进位加法器-采用四个采用四个1 1位全加器组成位全加器组成 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C-1 0 C3 C0 C1 C2 FA0 FA1 FA2 FA3 在电路上如何实现两个四位二进制数相加？在电路上如何实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 低位的进位信号送给邻近高位作为输入信号低位的进位信号送给邻近高位作为输入信号 任一位的加法运算必须在低一位的运算完成之后才能进行任一位的加法运算必须在低一位的运算完成之后才能进行 串行进位加

19、法器运算速度不高。串行进位加法器运算速度不高。 C3 S3 C2 S2 C1 S1 C0 S0C0-1A3 B3 A2 B2 A1 B1 A0 B0COCOCOCOCICICICI 进位输入是由专门的进位输入是由专门的“进位逻辑门进位逻辑门”来提供来提供 超前进位加法器使每位的进位直接由加数和被加数超前进位加法器使每位的进位直接由加数和被加数产生，而无需等待低位的进位信号产生，而无需等待低位的进位信号 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C-1 0 C3 C0 C1 C2 FA0 FA1 FA2 FA3 C0进进位位逻逻辑辑 C1进进位位逻逻辑辑 C2进进位

20、位逻逻辑辑 C3进进位位逻逻辑辑 A0 B0 C-1 A0 B0 C-1 A1 B1 A2 B2 A0 B0 C-1 A3 B3 A0 B0 C-1 2. 2. 超前进位加法原理超前进位加法原理 该门综合所有低位的加数、被加数及最低位进位输入该门综合所有低位的加数、被加数及最低位进位输入1 iiiiCBAS11 iiiiiiiCBCABAC定义两个中间变量定义两个中间变量Gi和和Pi ： Si= Ki Ci-1 Ci= GiPi Ci-1 Gi= AiBiPi= AiBi 产生变量产生变量 传输变量传输变量 注意进位信号的产生注意进位信号的产生中间变量中间变量 Ki= GiPi = Ai Bi

21、 Si= Ki Ci-1 Ci= GiPi Ci-1 S0= K0 C-1 = A0 B0 C-1 本位和信号的产生本位和信号的产生S1= K1 C0 = A1 B1 C0 S2= K2 C1 = A2 B2 C1 S3= K3 C2 = A3 B3 C2 Si= Ki Ci-1 Ci= GiPi Ci-1 C0= G0+ +P0 C-1 C1= G1+ +P1 C0= G1+ +P1 G0+ P1P0 C-1 C2= G2+ +P2 C1= G2+ +P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+ +P3 C2= G3+ +P3 G2+ P3 P2 G1+ P3P2 P1G0 + P3P2 P1 P0C-1 进位信号的产生进位信号的产生2. 2. 超前进位集成超前进位集成4 4位加法器位加法器74LS28374LS283 VCC B3 S3