数电实验教材全稿10年修改

1、数字电子技术实验电工电子基础教学中心二00九年七月目 录实验一、 常用电子仪器的使用及波形参数测量5实验二 集成逻辑门与三态门电路的测量10实验三 组合逻辑电路设计14实验四 译码器及其应用设计14实验五 数据选择器及其应用设计26实验六 集成触发器及其应用设计32实验七 移位寄存器及应用电路的设计38实验八 计数器及其应用设计44实验九 脉冲波形的产生与整形电路48实验十 555时基电路及其应用设计52实验十一 a/d、d/a转换器的应用57实验十二 大规模集成存储器eprom的应用63实验十三 数字秒表的综合设计67实验十四 光控防盗报警器的设计69实验十五 数字石英钟的设计71实验十六

2、数字频率计的设计74实验十七 声控循环彩灯的综合设计78实验十八 声光显示智力抢答器的设计80实验十九 数字式交通灯控制器的综合设计82附录1 thd-2型数字电路实验箱介绍85附录2： 集成电路应用基本知识89附录3 部分常用集成电路功能及引脚图94数字电路实验须知一、学生实验守则实验教学是对学生进行最佳智能培养的必要教学环节，也是培养合格人才的重要环节。学生通过科学实验可以培养自己的独立工作能力、动手能力、观察能力、分析能力和创新能力；培养严肃认真的科学态度，理论联系实际和务实的作风；通过实验教学深化对所学理论知识的认识。为了严肃认真地完成实验教学所规定的全部任务，特作如下规定，必须认真执

3、行。1实验前必须认真预习实验讲义，明确实验目的、要求、步骤，不得盲目进行实验操作。2严格遵守实验上课时间，不得无故迟到，不得早退和缺席。上实验课应保持实验环境安静、整洁。3学生在实验室上课必须严肃认真，提倡创新。严格按操作规程进行操作，认真观察分析实验现象，如实记录实验数据，不得抄袭他人实验结果。4爱护实验室一切设备、工具、器材，各组配备的仪器工具、器材应妥善保管，不得擅自拆卸，改装和调换，不得搬出实验室。如发现损坏，应及时报告指导教师。蓄意损坏公物，应该照价赔偿。5实验中应注意安全，如遇到异常情况，应立即切断电源、熄灭火源、关闭水源，防止事故漫延扩大。并保持现场及时报告指导教师作善后处理。6

4、实验结束后，数据交指导教师审阅合格后，切断仪器电源，整理好仪器设备、工具、器材。做好清洁工作，关好门窗，水电，避免意外事故发生。7认真完成实验报告，按时交指导教师批阅。8学生应严格遵守上述规则，如有违反，应给予批评教育。必要时，给予一定的纪律处分处理。二、数字电子技术实验要求1实验前必须认真预习实验讲义，明确实验目的、要求、步骤、写出预习报告及设计方案报告，交指导教师审阅其可行性。2指导教师针对设计方案报告中存在的问题加以点评，指出设计报告中的错误。待学生修正后，方可按可行的设计方案报告进行实验，认真分析实验现象，作好实验记录，不得盲目进行实验和与实验无关的活动。3实验后要认真写出实验报告，总

5、结实验结果，分析解释实验中出现的各种现象，在实验后的一周内将实验报告交给指导教师。三、实验报告要求实验报告是实验工作的全面总结和最终成果，要完整、真实地反映实验结果，以及对实验的改进设想等都通过报告反映出来。因此撰写实验报告也是一种基本训练，必须以严肃认真的态度完成实验报告。撰写实验报告要遵守一定的规范和要求。实验报告要求字迹整洁，文理通顺，数据填入表格中，作图齐全。实验报告主要内容应包括如下内容：1 设计实验应写好预设计报告，并在电脑上用软件进行仿真。2 实验名称。3 实验目的。4 实验设备与器件（实际使用的设备、器件名称及型号）。5 实验原理及电路图（设计实验要求有完整的设计过程、分部电路

6、及整体电路图）。6 实验数据处理要求在表格中填写实验数据，注明单位，要求表格规范整齐，填写数据认真、工整。画出规范的波形图，注意相位。7 实验总结中要写实验结果及现象分析、故障解决方案和课后的思考题。8 原始数据记录不能代替实验报告数据。实验报告不按时交、报告中没有原始数据记录以及原始数据没有指导教师签字或伪造指导教师签字，都作无效处理。实验一、常用电子仪器的使用及波形参数测量一、实验目的：1学习用tds1002或（2002）型示波器同时显示双踪脉冲波形。2学习用tds1002或（2002）型测量脉冲参数。3熟悉数字实验平台的功能及使用方法。二、预习要求：1预习实验教材相关内容。2熟悉描述矩形

7、脉冲特性的指标。三、实验原理框图：图11说明：1示波器从类型上分为模拟和数字示波器两种。模拟示波原理见附实验一；数字示波器将输入的模拟信号进行a/d采样，将采样的点信号转换为数字化的方式存储起来，并且显示波形。2储存设置：在关闭示波器电源前5秒钟的当前设置自动储存。3调出设置：示波器接通电源后，自动调出关闭电源前的最后一个设置。4默认设置：示波器在出厂前被设置为常规操作。5单踪显示波形：连续按两次ch1或ch2菜单按纽，即删除ch1或ch2通道显示。四、显示图标说明：1 均值模式2触发状态显示：r准备就绪，t已触发，正在采集3标记显示； 水平触发位置 4显示中心刻度线的时间5标记显示“边沿”脉

8、冲宽度触发电平。 6零电平标记8显示通道的垂直刻度数 10显示主时基设置。12触发使用的触发源 16显示触发频率。图12 五、数字存储示波器前面板图（13）图13六、实验仪器及设备：1tds1002或（2002）型、tds210型数字存储示波器2数字实验平台；信号源；直流电源。七、实验内容及步骤：（一）数字存储示波器调节1调节：按下示波器机壳上方电源开关，等待两分钟，示波器自检完毕后，再进行下一步操作。2从数字实验平台上取脉冲信号f=1khz，接入示波器ch1探头，另取二分频脉冲信号接入ch2探头，按下示波器面板按纽“自动设置”按钮,在屏上同时显示出双踪脉冲波形如图14。（二）脉冲波形参数如图

9、14，15图15图141脉冲波形主要参数：峰峰值（vp-p），平均值（）、周期（t）、正脉宽（tp+）、负脉宽（tp_）、上升时间（tr）、下降时间（tf）、频率（）2脉冲参数测量方法一：采用“自动模式”。测量ch2通道参数。按下“自动设置”（autoset）按钮,参照图1-4和示波器显示屏右侧相应菜单，可直接按下菜单对应选项按钮（软键）进行测量，将测量结果记录于表1-1中。（tds210型采用“测量模式”测量ch1通道参数。）表1-1序号vp-p峰峰值tp+正脉宽t周期f频率tr上升时间tf下降时间123平均值图17图163脉冲参数测量方法二：采用“测量模式”测量ch1通道参数。按下ch1菜

10、单，再按下“测量”（measvre）按钮。参照图16，17和示波器显示屏右侧相应选项菜单及旁边对应按钮（软键）进行单项或多项参数测量，将测量结果记录于表12中。（tds210型测最大值改测平均值，测最小值改测均方根值 ）表12序号vmax 最大值vmin最小值tp-负脉宽tr上升时间123平均值4“光标”测量模式：使用光标可快速对脉冲波形进行时间和电压测量。在实验平台上取脉冲信号f=20khz接入ch2通道中。图19图18（1）测量(tr)：选取ch2通道，分别按下“测量”（measvre）按钮和“光标”按纽（cursor），查看“光标菜单”；按下类型选项为“时间”如图18旋转光标1和2旋钮，

11、按上升时间定义测量，“光标菜单“中的增量读数，即为波形的上升时间。（2）光标测量脉冲宽度（tp）：如图19，选取被测通道。按下“光标”（cursor）按钮，查看“光标菜单”，按下类型选项为“时间”，参照图18，移动光标1和2，分别与脉冲上升边沿和下降边沿重合，增量的读数即为波形的正脉宽。（三）双踪显示及波形的相位关系。若要同时观察某一电路的输入和输出波形，则需同时使用双通道接入信号。其步骤为：在实验平台上取脉冲信号f=20khz接入ch1通道中；另取二分频脉冲信号接入ch2通道中，按下“自动设置” 或“测量模式”按钮，屏幕上将同时显示不同频率的双踪波形，将波形记录下来，注意相位对齐，将参数记录

12、于表1-3中。通道峰-峰值 vp-p周期 t频率fch1ch2表13ch1tch2t八、实验报告要求： 1整理实验数据，将测量结果写成报告。2仔细描绘波形图，注意相位应对齐。3总结在参数测量中，怎样减小测量误差？九、思考题 1总结“自动模式”与“测量模式” 在参数测量中的区别。 2使用数字实验平台时，应注意哪些要求？实验二 集成逻辑门与三态门电路的测量一、实验目的1. 掌握cmos及ttl门及电路逻辑功能的测试方法2. 熟悉三态门的逻辑功能及典型应用。二、实验仪器及器件1. 数字存储示波器tds-10022. 数字实验平台、 dt830 ( dt9901) 数字式三用表3. 器件： 74hc2

13、0、 74ls00、74ls2o、74ls125三、实验预习要求1阅读ttl门电路主要参数的含义及coms门电路的特点。2熟悉ttl电路和coms电路的使用规则。3熟悉三态门的工作原理。四、实验原理1ttl电路输入输出电路性质当输入端为高电平时，输入电流是反向二极管的漏电流，电流极小。其方向是从外部流入输入端。当输入端处于低电平时，电流由电源vcc经内部电路流出输入端，电流较大，当与上一级电路衔接时，将决定上级电路应具的负载能力。高电平输出电压在负载不大时为3.5v左右。低电平输出时，允许后级电路灌入电流，随着灌入电流的增加，输出低电平将升高，一般ls系列ttl电路允许灌入8ma电流，即可吸收

14、后级20个ls系列标准门的灌入电流。最大允许低电平输出电压为0.4v.2cmos电路输入输出电路性质一般cc系列的输入阻抗可高达1010，输入电容在5pf以下，输入高电平通常要求在3.5v以上，输入低电平通常为1.5v以下。因cmos电路的输出结构具有对称性，故对高低电平具有相同的输出能力，负载能力较小，仅可驱动少量的cmos电路。当输出端负载很轻时，输出高电平将十分接近电源电压；输出低电平时将十分接近地电位。在高速cmos电路54/74hc系列中的一个子系列54/74hct，其输入电平与ttl电路完全相同，因此在相互取代时，不需考虑电平的匹配问题。3集成逻辑电路的衔接在实际的数字电路系统中总

15、是将一定数量的集成逻辑电路按需要前后连接起来。这时，前级电路的输出将与后级电路的输入相连并驱动后级电路工作。这就存在着电平的配合和负载能力这两个需要妥善解决的问题。可用下列几个表达式来说明连接时所要满足的条件voh（前级）vih（后级）vol（前级）vil（后级）ioh（前级）n×iih （后级）iol（前级）n×il（后级） n为后级门的数目五、实验内容及步骤（一）cmos及ttl与非门逻辑功能测试1. 将cmos与非门输入端a、b、c分别接至数据开关（k1-k16），输入d端接高电平，输出y接至发光二极管显示器 (l1-l16 ) 。电路如图2-1，按表2-1记录对应输

16、出状态。表2-1输 入输出a b cy0 0 00 1 00 1 11 1 1图2-1 2. 测试ttl与非门输入负载特性，电路如图2-2，按表2-2记录对应输出状态并理论分析输出y值。表2-2输 入输出ya b cr=10kr=1500 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1图2-23. 观察与非门对脉冲的控制作用。与非门的一个输入端接连续脉冲信号fcp=1khz，其余输入端接数据开关（k1-k16）。用示波器观察并记录fcp和y波形，电路如图2-3，按表2-3记录对应波形。表2-3输入数据开关输入、输出波形fcp=1khz1fcp=1khz0 图2-3

17、4. 用ttl与非门74ls00完成“与”“或”“非”逻辑功能，画出逻辑电路，按表2-4记录输出。表2-4 输 入输出ya b与或非0 00 11 01 1（二）三态门逻辑功能及其应用1. 三态门逻辑功能的测试，将三态门74ls125，按电路图2-4安装，c和a接数据开关（k1-k16），输出用逻辑笔测量，根据表2-5记录结果。表2-5c（控制）a（入）y（出）00110101 图2-4 2. 应用： 三态门电路主要用途之一是实现总线传输，即用一个传输通道（称总线）以选通方式传送多路信息。三态门控制电路逻辑功能测试，电路如图2-5，c 、a和b接数据开关（k1-k16）按表2-6测量并记录结果

18、。表2-6caby000110101100110101图2-5六、实验报告要求1. 整理实验数据，分析实验结果与理论值是否相符。2. cmos和ttl与非门电路多余输入端的处理方法各有几种？3. ttl与非门、三态门和cmos与非门的特点。七、思考题：在电路图2-6中，(y1为与非门，y2为与或非门) 若要实现和的逻辑关系，图中电路多余输入端如何处理？(分别说明ttl和cmos器件)图2-6实验三 组合逻辑电路设计一、实验目的1 掌握半加器、全加器的构成与逻辑功能。2 掌握组合逻辑电路的设计和实现方法。3 掌握二进制数的运算规律。二、实验设备与器件1数字电子技术实验箱2数字万用表 3器件：74

19、ls00、74ls20、74ls86、74ls83三、实验预习要求1. 复习半加器、全加器的逻辑功能及组合逻辑电路的分析与设计方法。2. 根据实验任务要求，设计组合逻辑电路，画出电路图，列出所设计电路的真值表。3. 对于方案，根据实验任务要求设计组合电路，并写出实验步骤以及测试方法。四、实验原理组合逻辑电路的特征是任意时刻的输出信号仅取决于该时刻的输入信号，与信号作用前电路原来所处的状态无关。设计组合逻辑电路应根据给出的实际逻辑要求，画出实现这一逻辑功能的最简单逻辑电路图，这里所说的“最简”，是指电路所用的器件种类最少，器件数量最少，器件之间的连线也尽可能少。使用中、小规模集成电路来设计组合逻

20、辑电路，根据设计任务的要求建立输入、输出变量并列出真值表，再用逻辑代数或卡诺图化简和变换得到最简逻辑表达式，并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。1设计组合逻辑电路的一般步骤如图31所示。图3-1 组合逻辑电路流程图2组合逻辑电路设计举例（1）用“与非”门设计一个4变量多数表决电路。有a、b、c、d四人，当有三人或三人以上通过（即输入为“1”时），则为通过（输出端z才为“1”），否则为不通过。设计步骤：根据题意列出真值表如表31所示，再填入卡诺图表32中。表31输入d0000000011111111a0

21、000111100001111b0011001100110011c0101010101010101输出z0000000100010111表32 dabc000111100001111111101 由卡诺图得出逻辑表达式，并变换成“与非”的形式 zabcbcdacdabd根据逻辑表达式画出用“与非门”构成的逻辑电路，如图32所示。图32 表决电路逻辑图（2）用实验验证逻辑功能：在数字电路实验箱适当位置选定三个14p插座，按照集成块定位标记插好集成块74ls20。按实验原理图32连接实验电路，4个输入变量a、b、c、d分别接实验箱上的逻辑开关，输出端z接逻辑电平显示器（led）。按真值表（自拟）的

22、要求，改变逻辑开关的状态，观察led显示器的状态变化，记入真值表中，与表31进行比较，验证所设计的逻辑电路是否符合要求。五、实验内容加法器是算术运算电路中的基本单元，它们是完成1位二进制数相加的一种组合逻辑电路。加法器从功能上分为半加器、全加器、多位加法器。方案1：1 半加器组合逻辑电路的设计在加法运算中，如果只考虑两个加数本身相加，而不考虑低位进位，这种加法器叫半加器。半加器和全加器是算数运算电路中的基本单元,它们是完成一位二进制数相加的一种组合逻辑电路。由真值表可得半加器逻辑表达式 由此得到用异或门和与门组成的半加器原理电路如图33所示 图33 半加器逻辑图 图34 74ls00(74hc

23、00)四2输入与非门 图35 74ls86四2输入异或门用四2输入异或门74ls86和二4输入与非门74ls20组成半加器，输入被加数a、加数b分别接逻辑开关，输出sn、cn接led显示器，按表33的要求输入变量，观察和sn、进位数cn的逻辑状态，并填入表33。表33 半加器真值表输入输出absnvcnv00011011 2. 全加器组合逻辑电路的设计全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号，它通过组合逻辑电路对二进制数字信号进行运算来完成全加的逻辑功能。设计一个一位全加器，输入被加数a、加数b，低位进位数cn-1，输出为全加和sn 以及向高位的进位数c

24、n，用四2输入与非门74ls00和四2输入异或门74ls86实现。按表34加输入变量，观察sn、cn的逻辑状态，并填入表34中。全加器逻辑表达式 由此得到用异或门和与门组成的全加器原理电路如图36所示图36 全加器逻辑图 表34 全加器真值表 输入输出abcn-1snvcnv000001010011100101110111写出设计过程画出电路图对表格34进行逻辑功能测试3. 四位全加器组合逻辑电路的设计用中规模集成电路设计一个四位二进制全加器,提供一只四位二进制全加器74ls83,实验按表3-5要求进行测试。表3-5 四位二进制全加器逻辑功能测试表a4 a3 a2 a1b4 b3 b2 b1c

25、4s4 s3 s2 s1对应十进制0 0 0 10 0 0 10 1 0 00 0 1 11 0 0 00 1 1 11 0 0 11 0 0 0计算以下两个二进制数的和:(0001)2+(0001)2=( )2 a4 a3 a2 a1(0100)2+(0011)2=( )2 + b4 b3 b2 b1 (1000)2+(0111)2=( )2 c4 s4 s3 s2 s1(1001)2+(1000)2=( )2 图 图37 74ls83管脚图4. 用与非门设计拳击比赛裁判判定电路：设有一名主裁判和两名副裁判，当主裁判和至少一名副裁判判定合格，运动员的动作方为成功。写出设计过程画出电路图自拟表

26、格进行逻辑功能测试方案2：设计性实验1用门电路设计一个输入8421码四舍五入电路。2用门电路设计一个一位二进制全减器电路。3用门电路设计一个将8421bcd码转换为余3码的电路。六、思考题1设计一位全加器，要求用“与或非”门实现。 2“与或非”门中，当某一组与端不用时，应做如何处理？七、实验报告要求1预习实验，写好预习报告，根据各题的题意，列写实验任务的设计过程，列出相应的真值表，画出设计的电路图。2. 对所设计的电路进行实验测试，记录测试结果。3分析在实验中所遇到的故障、问题以及解决的方法。4. 总结用中、小规模数字集成电路设计组合逻辑电路的方法。实验四 译码器及其应用设计一、实验目的1掌握

27、译码器的工作原理和特点及分类。2了解常用集成译码器件的使用方法。3掌握译码器应用的基本设计方法。二、实验设备 1数字电路实验箱 1台 2. 元件：74ls138、74ls00、cc4511三、实验预习要求1查阅本书附录二，摘录本实验所用元件引脚排列图备用。2. 分析74ls48的功能表，了解各端口的职能及相互关系。四、实验原理译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号。因此，译码是编码的反操作。译码器在数字系统中有广泛的用途，不仅用于代码的转换、终端的数字显示，还用于数据分配，存贮器寻址和组合控制信号等。不同的功能可选用不同种类的译码器。简单的译码器可以用逻辑门或二极

28、管矩阵来实现，常用的集成译码器电路有二进制译码器(也称变量译码器)，二十进制译码器(也称代码变换译码器)和显示译码器三类。译码器是一个多输入、多输出的组合逻辑电路。它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。1二进制译码器（又称变量译码器）用以表示输入变量的状态，如2线4线、3线8线和4线16线译码器。若有n个输入变量，则有2n个不同的组合状态，就有2n 个输出端供其使用。而每一个输出所代表的函数对应于n个输入变量的最小项。 二进制译码器典型的集成电路有3 线8 线译码器74ls138，其管脚图见图41。图41 二进制译码器74ls138 的管脚图除了

29、3 个输入端a2、a1、a0，8 个输出端、外，还有3 个附加的控制端s1、s2 和s3。当s1=1、时，译码器处于工作状态，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。当s10，x时，或s1x，1时，译码器被禁止，所有输出同时为1。这3 个控制端也叫做“片选”输入端，利用片选的作用可以将多片连接起来以扩展译码器的功能。其逻辑功能见表41 。表41 3线8 线二进制译码器74ls138 的功能表二进制译码器实际上也是负脉冲输出的脉冲分配器。若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图42所示。若在s1输入端输入数据信

30、息，0，地址码所对应的输出是s1数据信息的反码；若从端输入数据信息，令s11、0，地址码所对应的输出就是端数据信息的原码。若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。 图42 作数据分配器 图43 实现逻辑函数根据输入地址的不同组合译出唯一地址，故可用作地址译码器。接成多路分配器，可将一个信号源的数据信息传输到不同的地点。二进制译码器还能方便地实现逻辑函数，如图43所示，实现的逻辑函数是 2显示译码器为了能以十进制数码直观地显示数字系统的运行数据，显示09 和一些字符，目前广泛使用的是七段字符显示器，或称七段数码管，由七段可以发光的线段拼合而成，常见的七段字符显示器有半导体数码管和

31、液晶显示器两种。半导体数码管的优点是工作电压低、体积小、寿命长、可靠性高，而且响应时间短(一般不超过0.1us)，亮度比较高，缺点是工作电流比较大，每一段的工作电流在10ma左右。半导体数码管的每个线段都是一个发光二极管（light emitting diode，简称led），因而也把它叫做led数码管或led七段显示器。为了增加使用的灵活性，同一规格的数码管一般都有共阴极和共阳极两种类型可供选用，其外形图和等效电路如图44 所示。(a) 数码管外形图及引脚 （b） (c)图44 数码管（a）外形图； (b) 共阴极等效电路； (c) 共阳极等效电路半导体数码管和液晶显示器都可以用ttl 或c

32、mos 集成电路直接驱动。显示译码器的作用就是将bcd 代码译成数码管所需要的驱动信号，以便使数码管用十进制数字显示出bcd代码所表示的数值。此类译码器型号有74ls47（共阳），74ls48（共阴），cc4511（共阴）等，本实验系采用cc4511 bcd码锁存七段译码驱动器。驱动共阴极led数码管。图45 cc4511引脚排列其中：a、b、c、d bcd码输入端 a、b、c、d、e、f、g 译 码输出端，输出“1”有效，用来驱动共阴极led数码管。 灯 测试输入端：当 =“0”时，便可使被驱动数码管的七段同时点亮，以检查该数码管各段能否正常发光。平时应置 为高电平。 灭零输入端：“0”时，

33、译码输出全为“0”，设置灭零输入信号的目的是为了能把不希望显示的零熄灭。 le 锁定端：le“1”时译码器处于锁定（保持）状态，译码输出保持在le“0”时的数值，le“0”为正常译码。表42为bcd七段显示译码器的真值表，以a3a2a1a0 表示显示译码器输入的bcd 代码，以a、b、c、d、e、f、g表示输出的7 位二进制代码，并规定用1 表示数码管中线段的点亮状态，用0 表示线段的熄灭状态。表中列出了bcd代码的10 个状态与a、b、c、d、e、f、g状态的对应关系。cc4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。译码器还有拒伪码功能，当输入码超过1001时

34、，输出全为“0”，数码管熄灭。 表42 bcd七段显示译码器的真值表输 入输 出ledcbaabcdefg显示字形××0××××1111111×01××××0000000消隐0110000111111001100010110000011001011011010110011111100101101000110011011010110110110110110001111101101111110000011100011111110111001111001101110100000000消隐01

35、110110000000消隐01111000000000消隐01111010000000消隐01111100000000消隐01111110000000消隐111××××锁 存锁存由表42可以看到，与每个输入代码对应的输出不是某一根输出线上的高、低电平，而是另一个7位的代码了，所以，严格地讲，把这种电路叫做代码变换器更确切些。但习惯上都把它叫做显示译码器。图46 cc4511驱动一位led数码管在本数字电路实验装置上已完成了译码器cc4511和数码管bs202之间的连接。实验时，只要接通+5v电源和将十进制数的bcd码接至译码器的相应输入端a、b、c、d

36、即可显示09的数字。四位数码管可接受四组bcd码输入。cc4511与led数码管的连接如图46所示。五、实验内容方案：1验证二进制译码器74ls138 的逻辑功能（1） 将3 线8 线二进制译码器74ls138 插入实验系统ic 空插座中，按图46 连接实验电路，1、2、3 脚3 个输入端a0、a1、a2接逻辑开关k1、k2、k3，4、5、6 脚3 个附加控制端s2、s3 和s1 接逻辑开关k5、k6、k4，7、9、10、11、12、13、14、15 脚作为输出端接led显示器。8 脚接地，16 脚接+5v 电源。图46 74ls138 的逻辑功能测试电路（2）按表43进行操作，利用逻辑开关k

37、1 、k2 、k3、k4、k5、k6，控制输入端a2、a1、a0 及附加控制端s1、s2 和s3的状态，观察led 输出端、的对应状态，记录结果填入表中，验证74ls138 的逻辑功能。表43 二进制译码器74ls138 的功能表2数据拨码开关的使用。 将实验装置上的四组拨码开关的输出ai、bi、ci、di分别接至4组显示译码驱动器cc4511的对应输入口，le、接至三个逻辑开关的输出插口，接上+5v显示器的电源，然后按功能表42输入的要求揿动四个数码的增减键（“”与“”键）和操作与le、 、对应的三个逻辑开关，观测拨码盘上的四位数与led数码管显示的对应数字是否一致，及译码显示是否正常。3.

38、用74ls138构成时序脉冲分配器 参照图42和实验原理说明，时钟脉冲cp频率约为1khz,要求分配器输出端的信号与cp输入信号同相。 画出分配器的实验电路，用示波器观察和记录在地址端a2、a1、a0分别取000111，8种不同状态时端的输出波形，注意输出波形与cp输入波形之间的相位关系。4.用两片74ls138组合成一个4线16线译码器，并进行实验。方案2：设计性实验1.设计一台只能接受硬币的方便面、汽水自动售货机的控制电路，其框图如图4-7所示。要求用74ls138和74ls00实现。设计要求：该方便面为每袋一元六角，汽水为一元。售货机有三个投币口（一个为一元，一个为五角，一个为一角）。试

39、设计该逻辑电路（把计数器的输出当作译码器输入）；实验测试；并列表记录实验结果。自动售货机一元入口 方便面出口五角入口 汽水出口一角入口图47 自动售货机控制电路框图六、思考题1.用译码器74ls138和适当的逻辑门实现函数：2.译码器还有哪些应用？试举例说明。七、实验报告要求1.整理实验结果（含自行设计电路），画出实验电路图，描绘观察到的波形。2.对实验结果进行分析、讨论。实验五 数据选择器及其应用设计一、实验目的1掌握中规模集成数据选择器的逻辑功能及使用方法；2掌握用数据选择器构成组合逻辑电路的方法；二、实验设备与器件 1数字电路实验箱一台2器材：74ls1518选1数据选择器74ls153

40、4选1数据选择器74ls20 4输入2与非门三、实验预习要求1根据实验任务要求，用数据选择器对实验内容中各函数进行设计。2列出所设计电路的真值表。3对方案2，根据实验任务要求设计组合电路，并写出实验步骤以及测试方法。四、实验原理数据选择器又称“多路开关”，是一种常用的多功能的中规模集成器件。数据选择器在地址码（或叫选择控制）电位的控制下，从几个输入数据源中选择一个并将其送到一个公共的输出端。数据选择器的功能类似一个单刀多掷开关，如图51所示，图中有四路数据d0d3，通过选择控制信号 a1、a0（地址码）从四路数据中选中某一路数据送至输出端q。1八选一数据选择器74ls151 图51 4选1数据

41、选择器示意图 图 52 74ls151引脚排列74ls151为互补输出的8选1数据选择器，引脚排列如图52，逻辑功能如表51。 选择控制端（地址端）为a2、a1、a0，按二进制译码，从8个输入数据d0d7中，选择一个需要的数据送到输出端y，为使能端，低电平有效。表51 74ls151的逻辑功能输 入输 出a2a1a0yw1×××010000d00001d10010d20011d30100d40101d50110d60111d7(1)使能端1时，不论a2a0状态如何，均无输出（y0，w1），多路开关被禁止。(2)使能端0时，多路开关正常工作，根据地址码a2、a1、a

42、0的状态选择d0d7中某一个通道的数据输送到输出端y。 如：a2a1a0000，则选择d0数据到输出端，即yd0。如：a2a1a0001，则选择d1数据到输出端，即yd1，其余类推。 2双四选一数据选择器 74ls153表52 74ls153的逻辑功能输 入输 出1a1a01y1××00001d00011d10101d20111d3所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。引脚排列如图53，逻辑功能如表52。图53 74ls153引脚功能、为两个独立的使能端，低电平有效；a1、a0为公用的地址输入端；1d01d3和2d02d3分别为两个4选1数据选择

43、器的数据输入端；1y、2y为两个输出端。（1）当使能端（）1时，多路开关被禁止，无输出，y0。 （2）当使能端（）0时，多路开关正常工作，根据地址码a1、a0的状态，将相应的数据d0d3送到输出端y。 如：a1a000 则选择do数据到输出端，即yd0。 a1a001 则选择d1数据到输出端，即yd1，其余类推。数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它除了具有选择信息的功能外，还可以实现多路信号的分时传输、组合逻辑函数的构成，数据的并串转换和译码、组成数码比较器等功能。例如，在计算机数字控制装置和数字通信系统中，往往要求将并行形式的数据转换成串行的形式。若用数据选择器就能很容易地完

44、成这种转换。只要将欲变换的并行码送到数据选择器的信号输入端，使组件的控制信号按一定的编码（如二进制编码）顺序依次变化，则在输出端可获得串行码输出，如图54所示。图54 变并行码为串行码五、实验内容方案1：1验证“八选一” 数据选择器74ls151 的逻辑功能及实现并行码变串行码的转换(1)将实验用“八选一” 数据选择器74ls151 插入实验箱中的ic 插座内，按图55 接线。其中1、2、3、4、15、14、13、12 脚作为数据输入端，接数据开关或逻辑开关，5、6 脚作为原码输出端和反码输出端，接led 显示器，7 脚作为低电平选通输入端，接数据开关或逻辑开关，8 脚接地，9、10、11 脚

45、作为三位地址码，接逻辑开关k1、k2、k3，16 脚接+5v 电源。图55 “八选一” 数据选择器74ls151 的实验接线图（2）按表53的要求，利用数据开关或逻辑开关，控制数据输入端、低电平选通输入端和三位地址码的状态，观察led输出端的对应状态，填表53，证明74ls151的逻辑功能。表53输 入输出选通地 址数 据 输 入sa2 a 1 a 0d0 d 1 d 2 d 3 d 4 d 5 d 6 d 7y w100000000x x x0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1x x x x x x x x1 0 0 0 0 0 0 00 1 0

46、0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 1(3)置选通端s为0电平，数据选择器被选中，拨动逻辑开关k1k3 分别为000，001，直到111，置数据输入端d0d7 分别为10101010 或11110000，观察输出端y和w 的输出结果，并自拟表格记录之。实验结果表明，本次实验实现了并行码变串行码的转换。2验证双“四选一” 数据选择器74ls153 的逻辑功能(1)将实验用双“四选一”数据选择器74ls153 插入实验箱中的ic插座内，按图56接线。其