组合逻辑门PPT精品文档

1、.1常用中规模集成组合电路常用中规模集成组合电路 .2集成电路规模分划分集成电路规模分划分门类型门类型ssimsilsivlsi划分标准划分标准ttl12100 单个芯片内包含单个芯片内包含 的门电路数目。的门电路数目。mos10010000 单个芯片内包含单个芯片内包含 的元器件数目。的元器件数目。 不同系列的集成电路中，集成规模的划不同系列的集成电路中，集成规模的划分标准是不同的分标准是不同的.3 因此，标准的集成逻辑电路进行数字逻辑设计，因此，标准的集成逻辑电路进行数字逻辑设计，不仅具有体积小、功耗低、可靠性高、而且易于设计、不仅具有体积小、功耗低、可靠性高、而且易于设计、生产、调试和维

2、护，为用户带来了极大的方便。生产、调试和维护，为用户带来了极大的方便。完成基本逻辑运算的完成基本逻辑运算的逻辑器件逻辑器件，例如门电路、触，例如门电路、触发器等。发器等。ssi（小规模集成电路）：（小规模集成电路）：msi（中规模）：（中规模）：完成一定的逻辑功能，称为完成一定的逻辑功能，称为逻辑组件逻辑组件（ 或模块或模块 ），），例如编码、译码、计数等。例如编码、译码、计数等。lsi（大规模）、（大规模）、vlsi（超大规模）：（超大规模）：逻辑系统逻辑系统，例如，例如cpu、单片机、大容量存储器等。、单片机、大容量存储器等。.42-5-2 数据选择器数据选择器根据地址码的要求，从多路输入

3、信号中选择其中根据地址码的要求，从多路输入信号中选择其中一路输出的电路。又称为多路选择器一路输出的电路。又称为多路选择器(multiplexer，简称，简称mux)或多路开关。或多路开关。 数据选择器数据选择器:.5（1）8 8选选1 1数据选择器数据选择器：ct74ls151 输出函数表达式：输出函数表达式：70126012501240123012201210120012daaadaaadaaadaaadaaadaaadaaadaaay7766554433221100dmdmdmdmdmdmdmdm.6(2) 双双4 4选选1 1数据选择器数据选择器: cc14539 33221100301

4、201101001111111111dmdmdmdmdaadaadaadaay33221100301201101001222222222dmdmdmdmdaadaadaadaay 输出函数表达式：输出函数表达式： .7由于数据选择器在输入数据全部为由于数据选择器在输入数据全部为 1 时，时，输出为地址输入变量全体最小项的和。输出为地址输入变量全体最小项的和。 例如例如 4 选选 1 数据选择器的输出数据选择器的输出y = m0 d0 + m1 d1+ m2 d2+ m3 d3 当当 d0 = d1 = d2 = d3 = 1 时，时，y = m0 + m1+ m2 + m3 。 当当 d0 d

5、3 为为 0、1 的不同组合时，的不同组合时，y 可输出不同的可输出不同的 最小项表达式。最小项表达式。(3) (3) 用数据选择器实现组合逻辑函数用数据选择器实现组合逻辑函数 而任何一个逻辑函数都可表示成最小项而任何一个逻辑函数都可表示成最小项表达式，因此用数据选择器可实现任何组合表达式，因此用数据选择器可实现任何组合逻辑函数。逻辑函数。 .8例例1 用数据选择器实现函数用数据选择器实现函数 bcacaby解解 (1) 选择数据选择器选择数据选择器 y为三变量函数 ，故选用 8 选 1 数据选择器，现选用 ct74ls151。 (2) 写出逻辑函数的最小项表达式写出逻辑函数的最小项表达式ab

6、ccabcbabcabcacaby(3) 写出数据选择器的输出表达式写出数据选择器的输出表达式70126012501240123012201210120012daaadaaadaaadaaadaaadaaadaaadaaay(4) 比较比较 y 和和 y两式中最小项的对应关系两式中最小项的对应关系令： 2aa 1ab 0ac 则：01234567yabcdabcdabcdabcdabcdabcdabcdabcd.9为使 y = y，应令： 04210dddd17653dddd(5) 画连线图画连线图.102-5-3 数据分配器数据分配器数据分配器数据分配器:根据地址码的要求，将一路数据分配到指

7、定根据地址码的要求，将一路数据分配到指定输出通道上去的电路。又称为多路分配器输出通道上去的电路。又称为多路分配器（demultiplexer，简称，简称dmux）。）。.11双双1 1：4 4线数据分配器：线数据分配器：74ls15574ls155 (1) 74ls155结构图结构图(2) 74ls155功能描述功能描述外部标明了两个独立数据分配器的数据输入、输出线和外部标明了两个独立数据分配器的数据输入、输出线和控制信号线。控制信号线。 d当地址输入当地址输入a1a0=00，且使能控制，且使能控制st有效时，数据输入有效时，数据输入发送到发送到f0输出端；输出端；当地址输入当地址输入a1a0

8、=01，且使能控制，且使能控制st有效时，数据输入有效时，数据输入d发送到发送到f1输出端；输出端；依次类推。依次类推。.12(3) 74ls155数据分配器功能表数据分配器功能表 std(4) 74ls155的功能扩展的功能扩展：将将st和和连在一起作为地址输入端连在一起作为地址输入端a2，两个，两个数据输入端数据输入端可以组成一个可以组成一个1：8线数据分配器。线数据分配器。连在一起作为数据输入，则芯片连在一起作为数据输入，则芯片74ls155.13【例例2】 利用利用dmux和和mux设计一个实现设计一个实现8路数据传路数据传输的逻辑电路。输的逻辑电路。 【解解】 使用一个使用一个8选选

9、1的的mux ，再用一个，再用一个1：8线的线的dmux，并将它们的地址输入端，并将它们的地址输入端a2a1a0连在一起，连在一起，使使a2a1a0上的控制信号依次由上的控制信号依次由000-001-010-011-100-101-110-111定时变化，则可以分时实现定时变化，则可以分时实现8路数路数据传输。据传输。.142-5-4器器将表示特定意义信息的二进制代码翻将表示特定意义信息的二进制代码翻译出来。译出来。（1 1）译码器的概念与类型）译码器的概念与类型译码译码 译码器译码器( (即即decoder) ) 实现译码功能的电路。实现译码功能的电路。 二进制译码器二进制译码器 二二 -

10、- 十进制译码器十进制译码器 数码显示译码器数码显示译码器 常用译常用译码电路码电路.15（特定含义：规则、顺序）（特定含义：规则、顺序）二进制代码二进制代码某种代码某种代码译译 码码编编 码码译码器译码器编码器编码器（2 2）编码与译码的关系）编码与译码的关系.16译码输出译码输出100011010001001010000100y3y2y1y0a0a1译码输入译码输入（3 3）二进制译码器）二进制译码器 将输入二进制代码译将输入二进制代码译成相应输出信号的电路。成相应输出信号的电路。 n 位位二进制二进制代码代码 2n 位位译码译码输出输出二进制二进制译码器译码器 译码输出高电平有效译码输出

11、高电平有效译码输出译码输出011111101101110110111000y3y2y1y0a0a1译码输入译码输入0000译码输出低电平有效译码输出低电平有效.1774ls138a2a1a0y0y1y2y3y4y5y6y7scsbsay0y1y2y3y4y5y6y7逻辑功能示意图逻辑功能示意图（4 4） 3 3 线线 8 8 线译码器线译码器 :74ls138 3 位位二二进制码进制码输入端输入端8 个个译码输出端译码输出端低电平有效。低电平有效。使能端使能端 sa 高电平有效，高电平有效， sb、 sc 低电低电平有效，即当平有效，即当 sa = 1， sb = sc = 0 时译码时译码，

12、否则禁止译码。否则禁止译码。.1801111111111011011111101101110111111010111101111001011111011111001111110110100111111101100011111111000001111111110111111111y7y6y5y4y3y2y1y0a0a1a2sb+ scsta输出输出输入输入74ls138 真值表真值表允许译码器工作允许译码器工作禁止禁止译码译码 y7 y0 由输入二进制码由输入二进制码 a2、a1、a0 的取值决定。的取值决定。0111111111111111110101010101010101000100000

13、00000输出逻辑函数式输出逻辑函数式y0=a2a1a0=m0y1=a2a1a0=m1y2=a2a1a0=m2y3=a2a1a0=m3y4=a2a1a0=m4y5=a2a1a0=m5y6=a2a1a0=m6y7=a2a1a0=m700001000y0=a2a1a0=m0y1=a2a1a0=m1二进制译码器能译出输入变量二进制译码器能译出输入变量的全部取值组合，故又称变量译码的全部取值组合，故又称变量译码器，也称全译码器。器，也称全译码器。其输出端能提其输出端能提供输入变量的全部最小项。供输入变量的全部最小项。 .19（5 5） 译码器的应用译码器的应用 用二进制译码器实现组合逻辑函数：用二进制

14、译码器实现组合逻辑函数：由于二进制译码器的输出端能提供输入变由于二进制译码器的输出端能提供输入变量的全部最小项，而任何组合逻辑函数都量的全部最小项，而任何组合逻辑函数都可以变换为最小项之和的标准式，因此用可以变换为最小项之和的标准式，因此用二进制译码器和门电路可实现任何组合逻二进制译码器和门电路可实现任何组合逻辑函数。辑函数。.20由于有由于有 a、b、c 三个变量三个变量，故选用故选用 3 线线 - - 8 线线译码器。译码器。 【解】【解】( (1) ) 根据逻辑函数选择译码器根据逻辑函数选择译码器【例】【例】 用译码器和门电路实现逻辑函数用译码器和门电路实现逻辑函数ccabcbay 选用

15、选用 3 线线 - - 8 线线译码器译码器 ct74ls138， 并令并令 a2 = a，a1 = b，a0 = c。( (2) ) 将函数式变换为标准与将函数式变换为标准与 - - 或式或式76531mmmmm abccabcbabcacba ccabcbay ( (3) ) 根据译码器的输出有效电平确定需用的门电路根据译码器的输出有效电平确定需用的门电路.21abcyy1y0y3y4y2y5y6y71stastbstca0a1a2 74ls138( (4) ) 画连线图画连线图y&74ls138 输出低电平有效输出低电平有效，iimy ，i = 0 7因此，将因此，将 y 函数式变换为：

16、函数式变换为：76531mmmmmy 7653yyyyy 1采用采用 5 输入输入与非门与非门，其输入取自，其输入取自 y1、y3、y5、y6 和和 y7 。.22ya0a1a2数码显示译码器数码显示译码器译译码码器器yyyyyy驱驱动动器器yyyyyyya3a数码显示器数码显示器bcdefgbcdefgabcdefga（6 6）显示译码器）显示译码器将输入的将输入的 bcd 码译成相应输出信号，码译成相应输出信号，以驱动显示器显示出相应数字的电路。以驱动显示器显示出相应数字的电路。 ( (一一) ) 数码显示译码器的结构和功能示意数码显示译码器的结构和功能示意0101a数码显示器数码显示器b

17、cdefgya0a1a2数码显示译码器数码显示译码器译译码码器器yyyyyy驱驱动动器器yyyyyyya3bcdefgabcdefga输入输入 bcd 码码输出驱动七段数码管显示相应数字输出驱动七段数码管显示相应数字0001.23( (二二) )数码显示器简介数码显示器简介数字设备中用得较多的为七段数码显示器，又称数数字设备中用得较多的为七段数码显示器，又称数码管。常用的有半导体数码显示器码管。常用的有半导体数码显示器( (led) )和液晶显示器和液晶显示器( (lcd) )等。它们由七段可发光的字段组合而成。等。它们由七段可发光的字段组合而成。 1. 七段半导体数码显示器七段半导体数码显示

18、器( (led) ) abcdefgdpag fcombce dcomdpabcdefgdp发光字段，由管脚发光字段，由管脚 a g 电平控制是否发光。电平控制是否发光。小数点，需要时才点亮。小数点，需要时才点亮。显示的数字形式显示的数字形式.24主要优点：字形清晰、工作电压低、体积小、可靠主要优点：字形清晰、工作电压低、体积小、可靠 性高、响应速度快、寿命长和亮度高等。性高、响应速度快、寿命长和亮度高等。 主要缺点：工作电流大，每字段工作电流约主要缺点：工作电流大，每字段工作电流约 10 ma 。 共阳接法共阳接法 共阴接法共阴接法 半导体数码显示器内部接法半导体数码显示器内部接法comco

19、mdp gfedcbadp gfedcbacomcomvcc+5 v串接限流电阻串接限流电阻 a g 和和 dp 为低电平为低电平时才能点亮相应发光段。时才能点亮相应发光段。 a g 和和 dp 为高电平为高电平时才能点亮相应发光段。时才能点亮相应发光段。共阳接法数码显示器需要配共阳接法数码显示器需要配用输出低电平有效的译码器。用输出低电平有效的译码器。 共阴接法数码显示器需要配共阴接法数码显示器需要配用输出高电平有效的译码器。用输出高电平有效的译码器。rr共阳极共阳极共阴极共阴极.25( (三三) ) 用用74ls4874ls48驱动数码显示器驱动数码显示器 bs201a是由七个是由七个发光

20、二极管组成的七发光二极管组成的七段荧光数码管（另有段荧光数码管（另有一个小数点显示），一个小数点显示），它采用共阴极电路。它采用共阴极电路。 74ls48是二是二-十进十进制制bcd码译码器码译码器/驱驱动器。内部逻辑结动器。内部逻辑结构先进行译码，后构先进行译码，后进行驱动。进行驱动。 当当ya-yg中某一个或几个为高电平时，相应的中某一个或几个为高电平时，相应的发光二极管导通点亮，便显示出发光二极管导通点亮，便显示出0-9个数字。个数字。 .26 74ls48的输入还有的输入还有三个控制信号：三个控制信号：用来熄灭器件显示的用来熄灭器件显示的0。 bi为熄灭信号为熄灭信号。bi=0时时，

21、ya-yg为为0，不，不显示数字显示数字。lt为试灯信号为试灯信号。bi=1，lt=0时，七段时，七段都点亮都点亮。rbi为灭为灭0信号信号，.272-5-5器器（1 1）编码器的概念与类型）编码器的概念与类型编码编码 将具有特定含义的信息编成相应二进制将具有特定含义的信息编成相应二进制代码的过程。代码的过程。编码器编码器( (即即encoder) ) 实现编码功能的电路。实现编码功能的电路。编码器编码器 二进制编码器二进制编码器 二二- -十进制编码器十进制编码器 优先编码器优先编码器 .28 三位二进制编码器三位二进制编码器(2=8(2=8种状态种状态) )，它可以，它可以编制编制8 8种

22、信息。种信息。( (也称也称8 8线线33线编码器线编码器) )（2 2）二进制编码器）二进制编码器（以三位二进制编码器为例）（以三位二进制编码器为例）功能分析功能分析真值表真值表i i7 7i i6 6i i5 5i i4 4i i3 3i i2 2i i1 1i i0 0y y2 2y y1 1y y0 00000000100000000010001000001000100000100001100010000100001000001010100000011010000000111.29逻辑表达式逻辑表达式 由于输入变量由于输入变量i i7 7、. . 、 i i1 1、i i0 0互相排互

23、相排斥，简化真值表如右。斥，简化真值表如右。输入输入y y2 2y y1 1y y0 0i i0 0000i i1 1001i i2 2010i i3 3011i i4 4100i i5 5101i i6 6110i i7 711145672iiiiy 23671iiiiy 13570iiiiy .30 用用或门或门来实现这个逻辑功能。来实现这个逻辑功能。* * i i0 0被隐含了，即：被隐含了，即：i i7 7ii1 1全无输入时，输出就全无输入时，输出就是是i i0 0的编码。的编码。逻辑电路逻辑电路.31135713570iiiiiiiiy 用用与非门与非门和和非门非门来实现。来实现。

24、236723671iiiiiiiiy 456745672iiiiiiiiy 上述编码器在任意时刻所有输入线中只允许一个上述编码器在任意时刻所有输入线中只允许一个输入线上有信号，否则编码器就发生紊乱。输入线上有信号，否则编码器就发生紊乱。说明：说明：.32（3 3） 8 8线线33线优先编码器：线优先编码器：ct74ls148ct74ls148优先编码器优先编码器：允许多个输入信号同时有效。：允许多个输入信号同时有效。真值表真值表.33逻辑表达式逻辑表达式642164365776543217654376570iiiiiiiiiiiiiiiiiiiiiiiiiiy54254367765432765

25、437671iiiiiiiiiiiiiiiiiiiiiiy456776547657672iiiiiiiiiiiiiiy.34编码输出编码输入使能输入使能输出扩展输出逻辑电路逻辑电路.35 四位二四位二十进制编码器十进制编码器( ( 种状态，种状态，仅用前仅用前1010种状态种状态) )，它可以编制十进制数的，它可以编制十进制数的信息信息( (也称也称1010线线44线编码器线编码器) )。1624 （4 4）8421bcd8421bcd码编码器码编码器功能分析功能分析.36n ni i0 0i i1 1i i2 2i i3 3i i4 4i i5 5i i6 6i i7 7i i8 8i i9

26、 9y y3 3y y2 2y y1 1y y0 0010000000000000101000000000001200100000000010300010000000011400001000000100500000100000101600000010000110700000001000111800000000101000900000000011001真值表真值表.37975310iiiiiy 76321iiiiy 输入输入y y3 3y y2 2y y1 1y y0 0i i0 00000i i1 10001i i2 20010i i3 30011i i4 40100i i5 50101i i

27、6 60110i i7 70111i i8 81000i i9 9100176542iiiiy 983iiy 简化真值表简化真值表逻辑表达式逻辑表达式.38用或非门用或非门/ /非门来实现非门来实现975310iiiiiy 76321iiiiy 76542iiiiy 983iiy 逻辑电路逻辑电路.39n ni i9 9i i8 8i i7 7i i6 6i i5 5i i4 4i i3 3i i2 2i i1 1i i0 0y y3 3y y2 2y y1 1y y0 000000000001 1000010000000010001200000001001030000001001140000

28、0101005000010101600010110700101118011000911001（4 4）8421bcd8421bcd码优先编码器码优先编码器真值表真值表.40898993iiiiiy 逻辑表达式逻辑表达式4895896897894567895678967897892iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiy 245893458968978923456789345678967897891iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiy 12468346856878912345678934567895678978990iiiiiiii

29、iiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiiy .41逻辑电路逻辑电路.42数据比较器数据比较器：（1 1）四位二进制数）四位二进制数“比较比较”的方的方法法 再比次高位最高位相等小最高位小大最高位大先比最高位再比次次高位次高位相等小次高位小大次高位大2-5-6器器用来比较两个二进制数大小的组合电路。用来比较两个二进制数大小的组合电路。.43（2 2）常用的四位集成比较器）常用的四位集成比较器ttlttl型集成电路型集成电路cmoscmos型集成电路型集成电路 将两个四位二进制数将两个四位二进制数a a3 3a a2 2a a1 1a a0 0与与b b3 3b b2 2b

30、 b1 1b b0 0进行进行比较，比较结果通过比较，比较结果通过f fababf fababab，ababbi i（l li i） 输出端输出端f fabab=1=1，其它输出端都输出，其它输出端都输出0 0； a ai ibbi i（mmi i）输出端）输出端f fabababfab3l3 100a3b2l2 100a3=b3g3a2b1l1 100a3=b3g3a2=b2g2a1b0l0 100a3=b3g3a2=b2g2a1=b1g1a0bab端为端为0 0，a=ba=b端为端为1 1，ababab端接端接f fabab端，端， a=ba=b端接端接f fa=ba=b端，端， abab

31、端接端接f fabab端。端。【解】【解】.48两片两片74ls8574ls85构成八位二进制数据比较器连线图构成八位二进制数据比较器连线图.492-5-6器器（1 1）加法器）加法器 完成两个一位二进制数加法完成两个一位二进制数加法( (不考虑低位不考虑低位的进位的进位) )的电路称为半加器。所以输入端有两的电路称为半加器。所以输入端有两个个( (加数加数b bi i和被加数和被加数a ai i) )，输出端也有两个，输出端也有两个( (本位本位和和s si i和向高位的进位和向高位的进位c ci i) )加法器是计算机的重要部件之一，它是完成加法器是计算机的重要部件之一，它是完成算术加法运

32、算的逻辑单元电路。算术加法运算的逻辑单元电路。 （2 2）半加器）半加器 .50半加器的真值表、逻辑表达式和电路如下：半加器的真值表、逻辑表达式和电路如下：aibicisi00011011iiiiiiibababas iiibac 0 00 00 10 10 10 11 01 0.51 完成两个一位完成两个一位二进制数加法，并二进制数加法，并且考虑低位来的进且考虑低位来的进位的电路称为全加位的电路称为全加器。所以输入端有器。所以输入端有三个三个( (加数加数b bi i和被加和被加数数a ai i还有低位来的还有低位来的进位进位c ci-1i-1) )，输出端，输出端仍有两个仍有两个( (本位

33、和本位和s si i和向高位的进位和向高位的进位c ci i) )1 1）全加器真值表）全加器真值表（3 3）全加器）全加器 aibici-1cisi0000000101010010111010001101 101101011111.522 2）全加器逻辑表达式）全加器逻辑表达式1111iiiiiiiiiiiiicbacbacbacbas11iiiiiiicbbacac3 3）全加器逻辑电路）全加器逻辑电路.531111111)(iiiiiiiiiiiiiiiiiiiiiicbacbacbacbacbacbacbasiiiiiiiiiiiiiiiiiiiiiiiiiibacbabacbacba

34、cbacbacbacbac1111111)(aibici-1cisi0000000101010010111010001101 101101011111（4 4）用半加器实现全加器）用半加器实现全加器 真值表真值表函数达式表函数达式表.541iiiicbas ii1iiiibac)ba(c 实现的逻辑图实现的逻辑图.55对于对于n位的操作数位的操作数要用要用n个全加器。个全加器。（5 5）（四位）串行加法器）（四位）串行加法器 直接将四个全加器串接起来就可以组成四直接将四个全加器串接起来就可以组成四位串行进位加法器。位串行进位加法器。.56 串行加法器串行加法器的的优点优点是：电路简单、连线方便

35、。是：电路简单、连线方便。 缺点缺点是：高位的运算必须要等到低位运算完是：高位的运算必须要等到低位运算完毕后，有一个进位送上来才能作高位的运算。因毕后，有一个进位送上来才能作高位的运算。因此运算速度非常慢。如果每通过一个全加器产生此运算速度非常慢。如果每通过一个全加器产生二级门的延迟，那么总延时是二级门的延迟，那么总延时是8 8级。级。 计算机的运算必须在一个节拍内完成，那么计算机的运算必须在一个节拍内完成，那么一个节拍的时间必须大于最长的传输延迟时间。一个节拍的时间必须大于最长的传输延迟时间。 运算规则是先作低位的加法然后依次向高位运算规则是先作低位的加法然后依次向高位进行直至加法完成。进行

36、直至加法完成。.57 利用利用超前进位电路超前进位电路，在输入了所有的加数和被，在输入了所有的加数和被加数后，直接产生进位信息并送入各全加器中。加数后，直接产生进位信息并送入各全加器中。 由全加器第由全加器第i i位的进位公式得知：位的进位公式得知：所以：所以：110111bacbacii1iiiibac)ba(c 221222bacbac（6 6）（四位）并行加法器：）（四位）并行加法器：74ls28374ls283 .58设设: :iiiiiibag ),b(ap则：则：0111cpgc0121221222cppgpgcpgc01231232332333cpppgppgpgcpgc0123

37、412342343443444cppppgpppgppgpgcpgc4c0c的表达式说明，最低位的进位符号的表达式说明，最低位的进位符号进位进位，加快了加法器的运算速度。，加快了加法器的运算速度。 4c可以直接传送到最高位可以直接传送到最高位上，这称为上，这称为超前超前.59 74ls283 74ls283四位超前进位加法器逻辑图四位超前进位加法器逻辑图.60常用的集成四位并行进位加法器常用的集成四位并行进位加法器（ttlttl型）型）.61用两片用两片74837483芯片构成一个八位二进制数加法器芯片构成一个八位二进制数加法器(a(a7 7a a6 6a a5 5a a4 4a a3 3a a2 2a a1 1a a0 0+b+b7 7b b6 6b b5 5b b4 4b b3 3b b2 2b b1 1b b0 0) )。低四位的进位输出与高四位的进位输入相连接；低四位的进位输出与高四位的进位输入相连接；低四位的进位输入的接低四位的进位输入的接“0” 0” 。( (最低位没有更