数电期末最强总结lesson1.PPT

1、2015.06.11 uestc数电加油站数电加油站lesson-12prefacetalents come from diligence and knowledge is gained by accumulation.亡羊补牢，未为晚也亡羊补牢，未为晚也加油！加油！32015统计表统计表一、数字逻辑设计：一、数字逻辑设计：组合逻辑电路分析题组合逻辑电路分析题9%组合逻辑电路设计题组合逻辑电路设计题8%时序电路器件原理理解时序电路器件原理理解12%d触发器、触发器、j-k触发器等触发器等13%时序：二进制计数器分析与设计时序：二进制计数器分析与设计13%时序：移位寄存器分析与设计时序：移位寄存

2、器分析与设计10%时序：移位寄存型计数器分析与设计时序：移位寄存型计数器分析与设计12%时序电路分析与设计中重点步骤：状态图、波形图时序电路分析与设计中重点步骤：状态图、波形图16%这些都太简单，我只有直接回复订阅号告诉你们了！这些都太简单，我只有直接回复订阅号告诉你们了！2%听课目标听课目标只要考试能过就行啊只要考试能过就行啊查漏补缺有所提高查漏补缺有所提高26%我可是为了刷到满绩来的我可是为了刷到满绩来的73%提升学科能力才是最重要的（文献查找、实验设计）提升学科能力才是最重要的（文献查找、实验设计）学习学科的前沿知识学习学科的前沿知识4学习步骤 step 1step 2step 3 期中

3、前重要知识点整理期中前重要知识点整理 第七章重点知识点整理第七章重点知识点整理 第八章重点知识点整理第八章重点知识点整理step 4 综合复习综合复习ok5考试重点考试重点-题型与主要内容题型与主要内容 题型：填空、选择题、分析题、设计题。题型：填空、选择题、分析题、设计题。 内容主要：期中考试以后学习的内容，占内容主要：期中考试以后学习的内容，占 70-80%以上。另外如数选、二进制译码器及以前以上。另外如数选、二进制译码器及以前部分内容可能会在大题中使用。部分内容可能会在大题中使用。 6考试重点考试重点-组合部分组合部分 1、三态器件、异或门、校验电路和比较器、三态器件、异或门、校验电路和

4、比较器 2、加法器、累加器和组合乘法器、加法器、累加器和组合乘法器 3、数据选择器、二进制译码器、数据选择器、二进制译码器 4、卡诺图化简卡诺图化简 5、bcd码等基本知识的应用码等基本知识的应用7考试重点考试重点-时序部分时序部分-第第7章章 1、锁存器结构与性能、锁存器结构与性能 2、d触发器结构性能及相关电路触发器结构性能及相关电路 3、有限状态机表达和分析、有限状态机表达和分析 计数器、序列信号发生器计数器、序列信号发生器 序列信号检测器序列信号检测器 状态分析、转移列表设计、系统分解设计状态分析、转移列表设计、系统分解设计 4、同步状态机的概念、同步状态机的概念8考试重点考试重点-时

5、序部分时序部分-第第8章章 二进制计数器的规模化设计二进制计数器的规模化设计 二进制计数器的典型应用二进制计数器的典型应用 移位寄存器结构和典型应用移位寄存器结构和典型应用 移位寄存器型计数器的应用移位寄存器型计数器的应用时序部分时序部分-第第9章章rom基本概念基本概念a/s,d/a9一、组合电路重点知识回顾一、组合电路重点知识回顾 进制转换（进制转换（10,2,8,16） 补码系统（概念、运算）补码系统（概念、运算） 编码（编码（8421bcd,2421bcd,余余3码，格雷码）码，格雷码） 关于函数的基本概念关于函数的基本概念 表达一个函数的方法表达一个函数的方法 典型芯片的运用（二进制

6、译码器、显示译码器、数典型芯片的运用（二进制译码器、显示译码器、数据选择器、优先编码器、据选择器、优先编码器、全加器、比较器、奇偶校全加器、比较器、奇偶校验电路验电路）10notes: bit（位）（位） 1 byte(1个字节个字节)=8bitsmemory:256m=256m bytes1kb=1024 bytes1mb=1024*1024 bytes1gb=1024*1024*1024 bytes11进制转换（进制转换（10,2,8,16） what is the range of representable number,if you have n-bit binary number

7、? 02n-1 十进制转二进制十进制转二进制 整数部分的转换：除以整数部分的转换：除以2取余取余,倒着数。倒着数。 小数部分的转换：乘小数部分的转换：乘2取整取整,正着数。正着数。 八进制转二进制八进制转二进制 十六进制转二进制十六进制转二进制12sum up for thecomplement (总结总结)complement number systemssigned-magnitude system(010001)(101111)(010001)(110001)+1710-1710不变不变+1710-1710符号符号位改位改变变符号位不变其符号位不变其余按位取反加余按位取反加1.连同符连同

8、符号位一号位一起按位起按位取反加取反加1.连同符号位连同符号位一起按位取一起按位取反加反加1.符号符号位改位改变变13sum up for the complement (总结)1.positive number has the same： sign-magnitude, ones complement, and twos- complement( 正数的原码、反码、补码相同)2. msb (the sign bit) : 1 =minus; 0=plus weight of the msb: -2n-1 142.6 twos complement addition and subtracti

9、on (二进制补码的加法和减法二进制补码的加法和减法) we define x to be the twos complement representation of x x + y = ( x + y ) x - y = ( x + -y ) x为为x在补码系统中的表示。在补码系统中的表示。x为为6 10 ， x为为01102s-complementx为为-610 ，x为为10102s-complement注意区分：x在补码系统中的表示x和对一个数对一个数x求补码为求补码为2n-x的区别的区别！152.6.3 the rule for detecting overflow （溢出的判断规则）

10、（溢出的判断规则）(p41) 1.对于二进制补码，加数的符号相同对于二进制补码，加数的符号相同，和的符号与加数的，和的符号与加数的符号不同符号不同,则则有溢有溢出出. 2.最高数值位产生的进位与符号位产最高数值位产生的进位与符号位产生的进位生的进位不同不同则则有溢出有溢出. 3.扩展符号位后运算，判断运行结果扩展符号位后运算，判断运行结果中两个符号位是否相同中两个符号位是否相同,不同则有溢出不同则有溢出.1617 bcd(8421)bcd(8421)码码 2421 2421 码码 余余 3 3 码码(excess-3)(excess-3) 二五混合码二五混合码(biqunary code)(b

11、iqunary code) ( (an error-detecting property 具有具有检错特性检错特性) ) 1010中取中取1 1码（码（1-out-of-10 code1-out-of-10 code） 加权码加权码（weighted code weighted code ）自反码自反码 ( self -complementing) table 2-9 (p49) . (p50)18格雷码格雷码19duality and complement (对偶和反演) (p194.p195)对偶对偶(duality)(duality)：fd(x1 , x2 , , xn , + , ,

12、) = f(x1 , x2 , , xn , , + , ) 反演反演(complement)(complement)： f(x1 , x2 , , xn , + , ) = f(x1 , x2, , xn , , + ) f(x1 , x2 , , xn) = fd(x1 , x2, , xn ) 正逻辑约定和负逻辑约定互为对偶关系正逻辑约定和负逻辑约定互为对偶关系20 truth table truth table 真值表真值表 product term 乘积项乘积项 sum term 求和项求和项 sum-of-products expression “积之和积之和”表达式表达式 pro

13、duct-of-sums expression “和之积和之积”表达式表达式 n-variable minterm n n 变量最小项变量最小项 n-variable maxterm n n 变量最大项变量最大项 normal terms 标准项标准项 canonical sum 标准和标准和 canonical product 标准积标准积 最小项之和最小项之和 最大项之积最大项之积4.1.6 standard representations of logic functions (p196)21abcabcabcabcabcabcabcabcm0m1m2m3m4m5m6m7 minterm

14、minterm0 0 0 00 0 1 10 1 0 20 1 1 31 0 0 41 0 1 51 1 0 61 1 1 7abcrowa+b+ca+b+ca+b+ca+b+ca+b+ca+b+ca+b+ca+b+cm0m1m2m3m4m5m6m7 maxtermmaxtermminterms and maxtermsm5?m522f =x,y,z(0,3,4,6,7) =x.y. z + x. y . z + x . y. z + x . y .z + x .y . zx,y,z(0,3,4,6,7):is a minterm list . (最小项列表最小项列表)“the sum of

15、minterms 0, 3, 4, 6, and 7 with variables x , y , and z.” 23f =x,y,z(1,2,5) =(x+y+z). (x+y+z). (x+y+z) x,y,z(1,2,5) is a maxterm list . (最大项列表)24relationship of minterm and maxterm11101001g0 0 0 00 0 1 00 1 0 00 1 1 11 0 0 01 0 1 11 1 0 11 1 1 0a b cf(abc) = a+b+c(abc) = a+b+c(abc) = a+b+cmi = mi)6

16、, 5 , 3(,cbaf )7 , 4 , 2 , 1 , 0(,cbaf mi = mi)6 , 5 , 3(,fgcba 标号互补标号互补25karnaugh maps(p212） step 填写卡诺图 圈组：找出可以合并的最小项 组(圈)数最少、每组(圈)包含的方块数最多 方格可重复使用，但至少有一个未被其它组圈过 圈组时应从合并数最小的开始 读图：写出化简后的乘积项 消掉既能为0也能为1的变量 保留始终为0或始终为1的变量积之和形式：积之和形式： 0 反变量反变量 1 原变量原变量26 4.4.1 static hazards 静态冒险 (p225) static-1 hazard

17、静态静态-1型冒险型冒险 static-0 hazard 静态-0型冒险主要存在于主要存在于“与或与或”电路中电路中afafsteady state is 1. f = (aa) = a+asteady state is 0. f = (a+a) = aa主要存在于主要存在于“或与或与”电路中电路中27 the 74x138 is a commercially available msi 3-to-8 decoder. the 74x138 has active-low outputs. (p387)28inputsoutputsenable output使能输出，用于级联使能输出，用于级联e

18、ogroup select(选通输出选通输出)gsei_l有效有效没有输入请求没有输入请求eo_l有效有效enable inputs使能输入使能输入ei-lei_l有效有效有输入请求有输入请求gs_l有效有效p411p41129abcg1g2ag2by0y1y2y3y4y5y6y774x138en1en2_len3_lssrc0ssrc1ssrc2冲突（冲突（fightingfighting）利用使能端进行时序控制利用使能端进行时序控制.三态器件允许信号共享单个三态器件允许信号共享单个“同线同线”（party line）典型的三态器件，进入高阻态比离开高阻态快典型的三态器件，进入高阻态比离开高

19、阻态快pqwsdata30en_l c b a y y_l1 x x x0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 1 0 1d0 d0d1 d1d2 d2d3 d3d4 d4d5 d5d6 d6d7 d7truth table for a74x151 8-input,1-bit multiplexer.abcp434315.8.2 parity circuit奇偶校验电路 什么是奇偶校验什么是奇偶校验? 奇偶校验位奇偶校验位+一组信号位一组信号位 基本定理：基本定理： 基本概念：基本概念：使所有的使所有的1加起来为偶数或奇数加

20、起来为偶数或奇数,来检来检测系统的方法称为奇偶校验法。测系统的方法称为奇偶校验法。a0 a1 an = 1 变量为变量为1的个数是奇数的个数是奇数0 变量为变量为1的个数是偶数的个数是偶数odd-parity circuit（奇校验电路）（奇校验电路）如果输入有奇数个如果输入有奇数个1，则输出为，则输出为1。even-parity circuit（偶校验电路）（偶校验电路）如果输入有偶数个如果输入有偶数个1，则输出为，则输出为1。p44832the 74x280 9-bit parity generator 9 9位奇偶校验发生器位奇偶校验发生器74x28074x280（p449 p449 图

21、图6 67171）abcdefghievenodd74x280偶数个偶数个1时输出为时输出为1奇数个奇数个1时输出为时输出为13374x856.9.4 standard msi comparatorsthe 74x85 4-bit comparator a0a1a2a3altbinaeqbinagtbin级联输入，用于扩展级联输入，用于扩展altbout = (ab高位高位a高位高位=b高位高位 & a低位低位b低位低位abaeqbout = (a=b)aeqbinagtbout = (ab) + (a=b)agtbin34serial expanding comparators(比较器的串行

22、扩展比较器的串行扩展)xd11:0yd11:03:07:411:8xy+5vabiaboa0a3b0b374x85abiaboa0a3b0b374x85abiaboa0a3b0b374x853 3片片74x8574x85构成构成1212位比较器位比较器低位低位高位高位35adderhalf adderyxsyxcout36full addercinyxscinycinxyxcoutadder37s/a=0: adder s/a=1:subtractorapplication of msi adder:74x28338class-exercises1 1 、f=(a+b+d) f=(a+b+d)

23、 (a+b+d)(a+b+d) (a+b+d) (a+b+d) (a+c+d) (a+c+d) (a+c+d)(a+c+d) fd = ? f= ? 2、 using karnaugh maps, find a minimal sum-of-products expression for each of the following logic function f. indicate the distinguished 1-cells in each map. f = a,b,c,d ( 0, 1, 2, 3, 4, 5, 7, 14, 15 ) 39 to fill your answers

24、 in the “ ” （2 x10）1. 2110= 00011111 gray ( assumed the number system is 8-bit long )2. ifx 10 = +91，then x twos-complement = 01011011 2，-xtwos-complement = 10100101 2( assumed the number system is 8-bit long )3. to design a “1001001” serial sequence generator by shift registers, the shift register

25、should need ( 5 ) bit at least.4. if use the simplest state assignment method for 133 states，then need at least 8 state variables。5. if number a twos-complement =11111001 and b twos-complement=11010101 , calculate -a-b twos-complement, -a+b twos-complement and indicate whether or not overflow occurs

26、. -a-b twos-complement= 00110010 , overflow: no -a+b twos-complement= 11011100 , overflow: no 6. one state transition equation is q*=jq+kq。if we use d flip-flop to complete the equation，the d input terminal of d flip-flop should be have the function d= jq+kq 。 考卷实例考卷实例140 二. combinational circuit an

27、alysis: 101a 3-input truth table is shown below. find the minimal sum-of-products expression for the output f. 5 the output function f=ab+ac+bc41 2to find the minimal sum-of-products expression of f for f(x1,x2,x3,x4) = (1,3,5,7,9,11,12,13,14,15), ( f is complement of f ) 5 f=x1x4+x2x4 42 三. try to finish logical function f(w,x,y,z) =wxyz（3,6,7,10,11,14）by one chip of 74x138 and one 8-input nand gate . 10 解：解： f(w,x,y,z) =wxyz（3,6,7,10,11,14） = wxyz+ wxyz+ wx