数字逻辑实验_第1页
数字逻辑实验_第2页
数字逻辑实验_第3页
数字逻辑实验_第4页
数字逻辑实验_第5页
已阅读5页,还剩8页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、_计算机_学院_专业_1_班_组、学号姓名_协作者_ 教师评定_实验题目_基于实验箱的数字逻辑实验_1. 基本门电路2. 组合逻辑电路3. 时序逻辑电路实验报告基本门电路一、实验目的1、了解基本门电路的主要用途以及验证它们的逻辑功能。2、学习“与或非门”有关参数的测试。3、熟悉数字电路实验箱的使用方法。二、实验仪器及器件1、GDUT-J-1数字电路实验箱。2、拨码开关SI1SI8,LED灯LD_I1LD_I16、LD_O1LD_O16。3、逻辑笔,示波器,数字万用表。4、器件:74HC00、74HC02、74HC04、74HC08、74HC32、74HC86。三、实验原理数字电路研究的对象是电

2、路的输入与输出之间的逻辑关系,这些逻辑关系是由逻辑门电路的组合来实现的。门电路是数字电路的基本逻辑单元。要实现基本逻辑运算和复合逻辑运算可用这些单元电路(门电路)进行搭建。门电路以输入量作为条件,输出量作为结果,输入与输出量之间满足某种逻辑关系(即“与、或、非、异或”等关系)。电路输入与输出量均为二值逻辑的1和0两种逻辑状态。实验中用高低电平分别表示为正逻辑的1和0两种状态。输出端的1和0两种逻辑状态可用两种方法判定:将电路的输出端接实验仪的某一位LED,当某一位的LED灯亮时,该位输出高电平,表示逻辑“1”;LED灯不亮时,输出低电平,表示逻辑“0”。用逻辑笔可以测量输出端的逻辑值。四、实验

3、结果和数据处理(见附表附上以前提交过的表)表2-1 74HC00(四2输入与非门)输入输出状态输入端输出端YABLED(亮/灭)逻辑状态00亮101亮110亮111灭074HC00的逻辑表达式:Y=表2-2 74HC02(四2输入或非门)输入输出状态输入端输出端YABLED(亮/灭)逻辑状态00亮101灭010灭011灭074HC02的逻辑表达式:Y=表2-3 74HC04(六组反相器)输入输出状态输入端输出端YALED(亮/灭)逻辑状态0亮11灭074HC04的逻辑表达式: Y=表1-4 74HC08(四2输入与门)输入输出状态输入端输出端YABLED(亮/灭)逻辑状态00灭001灭010灭

4、011亮174HC08的逻辑表达式:Y=AB表2-5 74HC32(四2输入或门)输入输出状态输入端输出端YABLED(亮/灭)逻辑状态00灭001亮110亮111亮174HC32的逻辑表达式:Y=A+B表2-6 74HC86(四2输入异或门)输入输出状态输入端输出端YABLED(亮/灭)逻辑状态00灭001亮110亮111灭074HC86的逻辑表达式:Y=A+B五、结论答:学会了如何验证门电路的逻辑功能,并且检验了电箱的准确性。了解到了各种门电路的工作性能,电箱的接线还不算很复杂,为今后的实验打下了基础。六、问题与讨论问题:输出的LED状态和什么有关讨论结果:输出的LED状态与有效电平输入有

5、关。组合逻辑电路一、实验目的1、了解全加器的工作原理及其典型的应用,并验证4位全加器功能。2、了解和掌握数字比较器的工作原理及如何比较大小。3、了解和掌握译码器的工作原理,并测试其逻辑功能。4、了解和掌握编码器的工作原理,并测试其逻辑单元。5、了解和掌握数据选择器的工作原理及逻辑功能。二、实验仪器及器件1、GDUT-J-1数字电路实验箱。2、器件:8-3编码器74HC148、3-8译码器74HC138、4选1数据选择器74HC153、4位数字比较器74HC85、4位全加器74HC283。三、实验结果和数据处理(见附表)表2-7 74LS148输入输出状态控制十进制数字信号输入二进制数码输出状态

6、输出EII0I1I2I3I4I5I6I7A2A1A0GSEO1XXXXXXXX11111011111111111100XXXXXXX0000010XXXXXX01001010XXXXX011010010XXXX0111011010XXX01111100010XX011111101010X011111111001001111111111018-3编码器74LS148的逻辑表达式:A2 = EI+ I4 + I5+ I6+ I7 A1=EI+( I2I3+) I6 I7 GS=EI+ I0 I1 I2 I3 I4 I5 I6 I7 EO= 表2-8 74HC138输入输出状态使能输入数据输入译码输

7、出E3A2A1A01XXXXX11111111X1XXXX11111111XX0XXX11111111001000011111110010011011111100101011011111001011111011110011001111011100110111111011001110111111013-8译码器74HC138的逻辑表达式:=+ =A0 =A1 =A1A0 =A2 =A2A0 =A2A1 =A2A1A0 表2-9 74HC153输入输出状态选择输入数据输入输出使能输入输出S1S01I01I11I21I31E1YXXXXXX10000XXX00001XXX0110XX0X0010XX

8、1X0101X0XX0001X1XX0111XXX00011XXX1014选1数据选择器74HC153的逻辑表达式:1Y=1I0+1I1S0+1I2S1+1I3S1S0 表2-10 74HC85输入输出状态比较输入级联输入输出A3A2A1A0B3B2B1B0IABIA=BIABA=BAB1XXX0XXXXXX1000XXX1XXXXXX01011XX10XXXXX10000XX01XXXXX010101X100XXXX100000X001XXXX01011011100XXX10000100011XXX01011011101000110010001000010101101110110010000

9、00000010100011111111X1X0104位数字比较器74HC85的逻辑表达式:gt=A3+(A3B3)A2+(A3B3) (A2B2)A1+(A3B3) (A2B2) (A1B1)A0eq=(A3B3)(A2B2)(A1B1)(A0B0) lt= 表2-11 74HC283输入输出状态Cin4位被加数输入4位加数输入输出加法结果和进位1A4A3A2A1B4B3B2B1COUTS4S3S2S1000000110001110111111111111010111001001001001000110010110010101110110001000011101111010011001100

10、10100000001000101000000100001100001000100010100000100001010000100110010011000100010001思考:如增加Cin,输出结果会如何?请自行在表上增加,并验证其它取值的加法结果,填入表中。增加Cin后,S1可能会不同,所以导致Cout,S2,S3,S4也会改变。四位并行进位加法器74HC283的逻辑表达式:C0=A0B0+A0Cin+B0CinC1=A1B1+(A1+B1)(A0B0+A0Cin+B0Cin)C2=A2B2+(A2+B2)A1B1+(A1+B1)(A0B0+A0Cin+B0Cin)C3=A3B3+(A3+

11、B3)A2B2+(A2+B2)A1B1+(A1+B1)(A0B0+A0Cin+B0Cin)S1=A1B1CinS2=A2B2C1S3=A3B3C2S4=A4B4C3四、结论答:验证了编码器、译码器、4选1数据选择器、4位数字比较器、4位全加器的功能,并让我们了解到它们各自的特点与运动方式。如4位全加器,用连续的电频输出方式验证,才能清楚地看到位数逐一增加的过程。五、问题与讨论问题: (1)什么时候我们要考虑4位数字比较器的级联输入?讨论结果: 当输入的A和B的4位数都相等的时候,我们要考虑级联输入。用随机的方式级联输入方式来进一步判断A和B的大小。当级联输入是000或者101的时候,是无效输入

12、。(2)当进行4位全加器的时候,我们应该注意哪些地方.讨论结果:4位全加器涉及到低位向高位的进位,所以在输出S1.S2.S3.S4的时候除了要关心A1.B1.A2.B2.A3.B3.A4.B4的数据时,也要关心从低位输入的进位,从而得到正确的输出结果.时序逻辑电路一、实验目的1、掌握D触发器的逻辑功能和测试方法,熟悉常用集成触发器的型号及引线排列。2、掌握JK触发器的逻辑功能和测试方法,熟悉常用集成触发器的型号及引线排列。3、掌握计数电路的工作原理和各控制端的作用,测试并验证74HC161的逻辑功能。4、掌握移位寄存器的工作原理及其应用,熟悉移位寄存器的逻辑功能及实现各种移位功能的方法。二、实

13、验仪器及器件1、GDUT-J-1数字电路实验箱。2、器件:双D触发器74HC74、双JK触发器74HC112、双向移位寄存器74HC194、计数器74HC161。三、实验结果和数据处理(见附表)表2-12 D触发器74HC74输入输出状态输入输出功能说明置位输入复位输入CPDQn+101XX10异步置110XX01异步置011001同步置011110同步置100XX11不允许思考:将CP接至单个脉冲LDPULSE1或LDPULSE2,效果有没有不同?只有速度上的区别双D触发器74HC74的逻辑表达式:Qn+1= S+D=R+表2-13 JK触发器74HC112输入输出状态输入输出功能说明置位输

14、入复位输入1J1KQn+101XXX10异步置110XXX01异步置01111Qn翻转110101同步置0111010同步置100XXX10不允许1100Qn保持双JK触发器74HC112的逻辑表达式:Qn+1=J+Qn表2-14 74HC194输入输出状态输入输出功能说明模式串行CP并行S1S0DSRDSLD0D1D2D3Q0n+1Q1n+1Q2n+1Q3n+10XXXXXXXXX0000异步清零111XXD0D1D2D3D0D1D2D3并行输入100XXXXXXQ0nQ1nQ2nQ3n保存1010XXXXX0Q0nQ1nQ2n串行右移输入1011XXXXX1Q0nQ1nQ2n串行右移输入1

15、10X0XXXXQ1nQ2nQ3n0串行左移输入110X1XXXXQ1nQ2nQ3n1串行左移输入10011D0D1D2D3D0D1D2D3并行输入10000D0D1D2D3D0D1D2D3并行输入10101XXXX0Q0nQ1nQ2n串行右移输入11010XXXXQ1nQ2nQ3n0串行左移输入11001XXXXQ1nQ2nQ3n1串行左移输入写出双向移位寄存器74HC194的逻辑表达式:当=1时: Q0n+1 =S0Dsr+S1Q1nQ1n+1 =S0Q0n +S1Q2nQ2n+1 =S0Q1n +S1Q3nQ3n+1 =S0Q2n +S1Dsl 表2-15 74HC161输入输出状态输入

16、输出功能说明CPCEPCETD3D2D1D0Q3Q2Q1Q0TC0XXXXXXXX00000复位1XX0000000000并行装载1110D3D2D1D0D3D2D1D0并行装载1111XXXXCOUNT计数1X0X1XXXXQ3nQ2nQ1nQ0n保持1XX01XXXXQ3nQ2nQ1nQ0n0保持11001XXXXQ3nQ2nQ1nQ0n0保持10001XXXXQ3nQ2nQ1nQ0n0保持1100000000000并行装载1000000000000并行装载写出异步清零、同步预置、同步二进制加法计数器74HC161的逻辑表达式:异步清零=MR同步预置=同步二进制数计数=CEP.CET. 四、结论答:验证了D触发器. JK触发器. 计数器, 移位寄存器的功能,并能通过输出正确判别出每个器件。如JK触发器相比D触发器多了翻转和保持的功能。五、问题与讨论问题: (1)在计器功能验证的时候,我们应该思考以下几个问题讨论结果:1、自行设定其它的输入值,验证输出结果并填入表中。答:已经设定各组实验数据,验证结果已填入表中.2、输出值跟哪些输入量有关?CP接单个脉冲或连续的时钟信号有何区别?答: (1)当=0时,功能为清零,输出均为0. 当=1且CP时,有以下几种情况. S1=S0=1,存数 S1=S0=0,保持 S1=0,S0=1,右移 S1=1,

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论