数电第五版复习

1、数字电子技术基础数字电子技术基础阎石主编（第五版）阎石主编（第五版）电气信息学院电子基础教研室电气信息学院电子基础教研室第一章第一章 数制和码制数制和码制基本要求：基本要求：了解数字电路的优点；了解数字电路的优点；掌握数制转换方法；掌握数制转换方法；掌握掌握8421BCD码的构成；码的构成；1. 4. 掌握原码、补码的概念。掌握原码、补码的概念。典型习题：典型习题：【题【题1.4】 【题【题1.5】【题】【题1.6】 【题【题1.7】 【题【题1.8】【题】【题1.10】【题【题1.11】【题】【题1.12】一、数制转换一、数制转换二进制二进制 十进制十进制十进制十进制 二进制二进制二进制二进

2、制 十六进制十六进制十六进制十六进制 二进制二进制二进制二进制 八进制八进制若将任意进制数转换为十进制数，只需若将任意进制数转换为十进制数，只需将数（将数（N）R写成按权写成按权R展开的多项式表示式，并按十进制展开的多项式表示式，并按十进制规则进行运算，规则进行运算， 便可求得相应的十进制数（便可求得相应的十进制数（N）10。一个一个R进制数数进制数数 N可以表示成：可以表示成：iiDRKN )(第I位的系数第I位的权其中其中Ki为第为第i位的系数位的系数i 包含包含（n1） 0 的所有正整数的所有正整数1 m 的所有负整数的所有负整数 n为整数个数为整数个数 m为小数个数为小数个数二二十十按

3、权展开相加法按权展开相加法十十二二 整数部分除整数部分除2取余倒序法取余倒序法 小数部分乘小数部分乘2取整顺序法取整顺序法整数部分除以整数部分除以2，余数是二进制数的，余数是二进制数的K0 ，然后依次用然后依次用2除所得的商，余数依次是除所得的商，余数依次是K1、K2、 、Kn 。转换结果为（。转换结果为（ K n、Kn-1 K0 ）2 。小数部分乘以小数部分乘以2，积的整数部分是二进制，积的整数部分是二进制数的数的K-1 ，然后依次用，然后依次用2乘所得的积的小数部分，乘所得的积的小数部分，整数部分依次是整数部分依次是K-2、K-3、 K-m 。转换结果。转换结果为（为（ K -1K-2 K

4、-m ）2 。十进制与二进制之间的转换：十进制与二进制之间的转换：同理，若将十进制数转换成任意同理，若将十进制数转换成任意R进制数进制数(N)R，则整数部分转换采用除，则整数部分转换采用除R取余法；取余法；小数部分转换采用乘小数部分转换采用乘R取整法。取整法。 二二十十六六小数点左、右四位一组分组，小数点左、右四位一组分组，取每一组等值的十六进制数取每一组等值的十六进制数十六十六二二每一位十六进制数用相应的四每一位十六进制数用相应的四位二进制数代替位二进制数代替二、二、 原码、反码和补码原码、反码和补码二进制数的正负数值的表述是在二进制数码前加一位二进制数的正负数值的表述是在二进制数码前加一位

5、符号位符号位，用，用“0”表示正数，用表示正数，用“1”表示负数，这种带表示负数，这种带符号位的二进制数码称为符号位的二进制数码称为原码原码。1、原码、原码2、反码、反码正数的反码与原码相同，负数的反码是将其原正数的反码与原码相同，负数的反码是将其原码除了符号位外的码除了符号位外的数值部分数值部分按位取反，即按位取反，即“1”改为改为“0”，“0”改为改为“0”。3、补码、补码正数的补码和原码相同；正数的补码和原码相同；负数的补码可通过将原码的负数的补码可通过将原码的数值位数值位逐位取反，然逐位取反，然后最低位加后最低位加1 1得到得到。三、三、 码制码制 用四位二进制数表示用四位二进制数表示

6、09十个数码，十个数码，即为即为BCD（Binary-Coded-Decimal）码）码 。四位二进制数最多可以有四位二进制数最多可以有16种不同组合，种不同组合，不同的组合便形成了一种编码。主要有：不同的组合便形成了一种编码。主要有： 8421码码、 5211码、码、2421码、余码、余3码等。码等。在在BCD码中，十进制数码中，十进制数 (N)D 与二进制与二进制编码编码 (K3K2K1K0)B 的关系可以表示为：的关系可以表示为：(N)D= W3K3 +W2K2+W1K1+W0K0W3W0为二进制各位的权重为二进制各位的权重所谓的所谓的8421码，就是指各位的权码，就是指各位的权重是重是

7、8, 4, 2, 1。第二章第二章 逻辑代数基础逻辑代数基础2.2 2.2 逻辑代数的基本运算逻辑代数的基本运算2.32.3 逻辑代数的基本公式和常用公式逻辑代数的基本公式和常用公式2.4 2.4 逻辑代数的基本定理逻辑代数的基本定理基本要求：基本要求：掌握三种基本逻辑运算的概念和逻辑符号、图形符号；掌握三种基本逻辑运算的概念和逻辑符号、图形符号；掌握同或和异或的概念和符号；掌握同或和异或的概念和符号；熟练掌握逻辑代数的一些常用公式，要求会灵活运用；熟练掌握逻辑代数的一些常用公式，要求会灵活运用；掌握真值表法证明函数式的方法；掌握真值表法证明函数式的方法；1. 了解逻辑代数的了解逻辑代数的3个

8、定理，个定理，会用定理求反函数及对偶式。会用定理求反函数及对偶式。2.5 2.5 逻辑函数及其表示方法逻辑函数及其表示方法基本要求：基本要求：了解逻辑函数三种描述方法的特点，掌握他了解逻辑函数三种描述方法的特点，掌握他们之间的转换方法；们之间的转换方法；掌握最小项和最大项的概念及下标编号法；掌握最小项和最大项的概念及下标编号法；1. 掌握逻辑函数两种标准形式的求法。掌握逻辑函数两种标准形式的求法。图1.2.2 与、或、非与、或、非的图形符号图1.2.3 复合逻辑的图形符号和运算符号1、逻辑函数的表示方法小结、逻辑函数的表示方法小结逻辑真值表逻辑真值表：将输入变量所有的取值下对：将输入变量所有的

9、取值下对 应的输出值找出来，列成表格。应的输出值找出来，列成表格。逻辑函数式逻辑函数式：把输出与输入之间的逻辑：把输出与输入之间的逻辑 关系写成与，或，非等运算的组合式。关系写成与，或，非等运算的组合式。逻辑图逻辑图：将逻辑函数中各变量之间的与、：将逻辑函数中各变量之间的与、 或、非等逻辑关系用图形符号表示出来。或、非等逻辑关系用图形符号表示出来。n个变量可以有个变量可以有2n个组合，一般按二进制的个组合，一般按二进制的顺序，输出与输入状态一一对应，列出所有可顺序，输出与输入状态一一对应，列出所有可能的状态。能的状态。2、各种表示方法间的互相转换、各种表示方法间的互相转换（1）. 从真值表写出

10、逻辑函数式从真值表写出逻辑函数式这种方法一般分为下面三步：这种方法一般分为下面三步：首先首先，找出真值表中使逻辑函数，找出真值表中使逻辑函数Y=1的输入变的输入变 量取值组合；量取值组合；其次其次，每组输入变量取值的组合对应一个乘，每组输入变量取值的组合对应一个乘 积项，其中取值为积项，其中取值为1的写入原变量，取的写入原变量，取 值为值为0的写如反变量；的写如反变量；最后最后，将这些乘积项相加，即得到，将这些乘积项相加，即得到Y的逻辑函的逻辑函 数式。数式。（2）. 从逻辑式列出真值表从逻辑式列出真值表将输入变量取值的所有组合状态逐一代入将输入变量取值的所有组合状态逐一代入逻辑式求出函数值，

11、列成表。逻辑式求出函数值，列成表。（3）. 从逻辑式画出逻辑图从逻辑式画出逻辑图用图形符号代替逻辑式中的运算符号。用图形符号代替逻辑式中的运算符号。 将式中所有的与、或、非运算符号用将式中所有的与、或、非运算符号用图形符号代替，并依据运算优先顺序将图形符号代替，并依据运算优先顺序将它们连接起来。它们连接起来。（4）. 从逻辑图写出逻辑式从逻辑图写出逻辑式从输入端到输出端逐级写出每个图形符号从输入端到输出端逐级写出每个图形符号对应的逻辑式。（自左向右、自上而下）对应的逻辑式。（自左向右、自上而下）3、逻辑函数的两种标准形式、逻辑函数的两种标准形式（1）、最小项）、最小项 P43n个变量的最小项有

12、多少个？个变量的最小项有多少个？在在n个变量逻辑函数中，若个变量逻辑函数中，若m为包含为包含n个个因子的乘积项，而且这因子的乘积项，而且这n个变量均以原个变量均以原变量或反变量的形式在变量或反变量的形式在m中出现一次，中出现一次，则称则称m为该组变量的最小项。为该组变量的最小项。2n个。个。（2）、最大项（不要求）、最大项（不要求）n个变量的最大项有多少个？个变量的最大项有多少个？在在n变量逻辑函数中，若变量逻辑函数中，若M为为n个变量之和，而个变量之和，而且这且这n个变量均以原变量或反变量的形式在个变量均以原变量或反变量的形式在M中出现一次，则称中出现一次，则称M为该组变量的最大项。为该组变

13、量的最大项。2n个。个。最小项和最大项的关系：最小项和最大项的关系：对于对于n 变量中任意一对最小项变量中任意一对最小项 mi 和最大项和最大项Mi ，都是，都是互补的，即互补的，即iiiimMMm 或或 如果在一个与或表达式中，所有与项均为最小项，如果在一个与或表达式中，所有与项均为最小项，则称这种表达式为最小项表达式，或称为标准与或式、则称这种表达式为最小项表达式，或称为标准与或式、标准积之和式。标准积之和式。CABCBACBA)C,B,A(Y )6 , 5 , 4(),(645 mmmmCBAY（3）、逻辑函数的两种标准形式）、逻辑函数的两种标准形式（a）. 逻辑函数的最小项之和形式逻辑

14、函数的最小项之和形式标准与或标准与或式式例如例如： 1YYmYi，由于，由于取取 ikkmY可可知知YmmYikkikk )()(即即 ikkikkMmY 如果已知逻辑函数如果已知逻辑函数Y=mi时，定能将时，定能将Y化成编号化成编号i以外的那些最大项的乘积。以外的那些最大项的乘积。kkMm （b）. 逻辑函数的最大项之积形式逻辑函数的最大项之积形式标准或与标准或与式式2.6 2.6 逻辑代数的公式化简法（逻辑代数的公式化简法（P39P39）基本要求：基本要求：1. 掌握逻辑函数常用几种最简形式的转换；掌握逻辑函数常用几种最简形式的转换；2. 掌握公式法化简的技巧，会用公式法化简逻掌握公式法化

15、简的技巧，会用公式法化简逻辑函数。辑函数。2.7 2.7 逻辑代数的卡诺图化简法逻辑代数的卡诺图化简法P42-53P42-53基本要求：基本要求：1. 掌握逻辑函数常用几种最简形式的转换；掌握逻辑函数常用几种最简形式的转换；掌握卡诺图法化简的技巧，会用卡诺图法化简逻掌握卡诺图法化简的技巧，会用卡诺图法化简逻辑函数。辑函数。2. 掌握用卡诺图法化简具有无关项的逻辑函数的技掌握用卡诺图法化简具有无关项的逻辑函数的技巧。巧。第第 三三 章章 门电路门电路基本要求：基本要求：理解二极管构成的与、或门工作原理；理解二极管构成的与、或门工作原理；理解三极管构成的非门工作原理；理解三极管构成的非门工作原理；

16、了解了解TTL非门的工作原理；非门的工作原理；掌握掌握TTL的外特性；的外特性；5. 掌握扇出系数的计算方法掌握扇出系数的计算方法典型习题：典型习题：【题【题3.2】 【题【题3.3】 【题【题3.7】 【题【题3.14】 【题【题3.15】【题】【题3.16】【题】【题3.17】 【题【题3.18】对对TTL电路而言，当输入端对地电路而言，当输入端对地电阻电阻RP0.7k时，认为时，认为ui为低电为低电平，称为平，称为关门电阻关门电阻ROFF。对对TTL电路而言，当输入端对地电路而言，当输入端对地电阻电阻RP 1.5k时，认为时，认为ui为高电为高电平，称为平，称为开门电阻开门电阻RON。【

17、例】说明图中【例】说明图中TTL电路的输出状态。电路的输出状态。)(ABY BAY )(ABY 0)11 (101 1)01 (ROFF 0.7kRON 1.5kROFF 0.7kRON 1.5k【例】说明图中【例】说明图中CMOS电路的输出状态。电路的输出状态。ABY BAY ABY &1VCC悬空悬空&10k51VIH011 000 101 栅极电流为栅极电流为0010注意；注意；CMOS门电路门电路与与TTLTTL门电路的区别门电路的区别例：已知下列电路是由例：已知下列电路是由CMOSCMOS门电路构成的则门电路构成的则 Y4= Y5= )DEF()ABC( )()(FEDCBA第四章第

18、四章 组合逻辑电路组合逻辑电路4.2 组合逻辑电路的分析和设计组合逻辑电路的分析和设计 4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路 (编码器、译码器、数据选择器和加法器编码器、译码器、数据选择器和加法器)4.4 组合逻辑电路中的竞争冒险现象组合逻辑电路中的竞争冒险现象基本要求：基本要求：掌握组合电路的分析方法；掌握组合电路的分析方法；掌握组合电路的设计方法；掌握组合电路的设计方法；了解编码、译码的含义。了解编码、译码的含义。4. 掌握译码器实现组合电路的方法；掌握译码器实现组合电路的方法；5. 了解编码器、译码器的工作原理；了解编码器、译码器的工作原理；6. 了解显示译码器的使用。了

19、解显示译码器的使用。7.7.了解数据选择器的工作原理；了解数据选择器的工作原理；8.8.掌握数据选择器实现组合电路的方法；掌握数据选择器实现组合电路的方法；9.9.掌握全加器真值表。掌握全加器真值表。10.10.掌握全加法器实现代码转换的方法掌握全加法器实现代码转换的方法。典型习题：典型习题：【题【题4.1】 【题【题4.5】 【题【题4.6】 【题【题4.12】 【题【题4.14】【题】【题4.18】【题】【题4.21】 【题【题4.23】1.由给定的逻辑图写出逻辑关系表达式。由给定的逻辑图写出逻辑关系表达式。分析步骤：分析步骤：2.用逻辑代数或卡诺图对逻辑表达式进用逻辑代数或卡诺图对逻辑表

20、达式进行化简。行化简。3.列出输入输出真值表并得出结论列出输入输出真值表并得出结论电路电路 结构结构输入输出之间输入输出之间的逻辑关系的逻辑关系任务任务要求要求最简单的最简单的逻辑电路逻辑电路1. 指定实际问题的逻辑含义指定实际问题的逻辑含义(逻辑抽象逻辑抽象)，列出真值表。列出真值表。设计步骤：设计步骤：(2) 定义逻辑状态的含义。定义逻辑状态的含义。(3) 列出真值表。列出真值表。 (1) 确定输入变量和输出变量。确定输入变量和输出变量。二、二、 组合逻辑电路的设计方法组合逻辑电路的设计方法3. 根据器件类型化简。根据器件类型化简。4. 画出逻辑电路图。画出逻辑电路图。2. 写出逻辑表达式

21、，以便于化简。写出逻辑表达式，以便于化简。5. 工艺设计工艺设计状态信号状态信号输入端输入端代码输出端代码输出端选通输入端选通输入端选通输出端选通输出端（低电平有效）（低电平有效）（低电平有效）（低电平有效）74HC148SY 2Y 1Y 0Y EXY S 7I 6I 5I 4I 3I 2I 1I 0I 三、编码器（三、编码器（74HC14874HC148）扩展端扩展端出。出。输出是以反码的形式输输出是以反码的形式输出为出为任意时，则输任意时，则输，如如.011YYYII0I ,111III012034567 四、译码器四、译码器输出端，低电平有效输出端，低电平有效地址输入端地址输入端 片选输

22、入端片选输入端译码器举例芯片译码器举例芯片74HC138701271012100120)()()(mAAAYmAAAYmAAAY 用二进制译码器实现组合逻辑函数的原理：用二进制译码器实现组合逻辑函数的原理：二进制译码器的输出端提供了其输入变量的二进制译码器的输出端提供了其输入变量的全部最全部最小项小项的的反函数反函数。二进制译码器输出信号的表达式：二进制译码器输出信号的表达式：iimY 任何组合逻辑函数都可以表示成为最小项之和的标准任何组合逻辑函数都可以表示成为最小项之和的标准形式。形式。利用两次取反的方法，可以得到由最小项的反函数利用两次取反的方法，可以得到由最小项的反函数构成的与非构成的与

23、非- -与非表达式。与非表达式。im 译码器译码器与非门与非门组合逻辑组合逻辑函数函数im 【例【例 1】 试用试用38译码器实现函数：译码器实现函数： )3 , 2 , 1 , 0(mY)7 , 4 , 0(mY217401mmm)7 , 4 , 0(mY)(740 mmm)(740 mmm)(740 YYY) 3 , 2 , 1 , 0(mY2)(3210 YYYY将要实现的输出逻辑函数的最小项之和的形式两次将要实现的输出逻辑函数的最小项之和的形式两次取反，即取反，即)(7401 YYYY)(32102 YYYYY1CBAY1Y2【例【例2】设计一个用】设计一个用3个开关控制灯的逻个开关控

24、制灯的逻辑电路，要求任一个开关都能控制灯的辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。由亮到灭或由灭到亮。A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 01101001最小项 m0m1m2m3m4m5m6m77421mmmmY )(7421 YYYY1CBAY【练习】【练习】3-8线译码器线译码器74HC138和门电路构成的逻辑电路和门电路构成的逻辑电路如下，试写出如下，试写出F的表达式，并列出真值表，说明逻辑功能。的表达式，并列出真值表，说明逻辑功能。 )mmmm()YYYY(76537653ABCCABCBABCA

25、FA B C F 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 00010111这是一个三变量的多数表决电路，当输入变量有两个这是一个三变量的多数表决电路，当输入变量有两个或两个以上为或两个以上为1时，输出为时，输出为1，其他状态输出为，其他状态输出为0 ABCCABCBABCAF n-2n 线译码器，包含了线译码器，包含了n变量所有的变量所有的最小项。加上与非门，可以组成任最小项。加上与非门，可以组成任何形式的输入变量小于或等于何形式的输入变量小于或等于n的组的组合逻辑函数。合逻辑函数。五、数据选择器五、数据选择器图图4.3.2174HC15

26、374HC153为双四选一数据选择器为双四选一数据选择器S 1A1A0Y11XX0000D10001D11010D12011D13013012011010AADAADAADAADY0S 时时，当当（1 1）数据选择器输出变量的一般表达式）数据选择器输出变量的一般表达式: :iiimDYn 120n n：数据选择器的地址变量个数：数据选择器的地址变量个数m mi i：地址变量的最小项：地址变量的最小项（2 2）表达式的特点：）表达式的特点：具有标准与或表达式的形式；具有标准与或表达式的形式； 提供了地址变量的全部最小项；提供了地址变量的全部最小项；受片选端的控制：受片选端的控制：0 S时有效；时

27、有效；01 YS时时，一般一般D Di i可以当做一个变量处理可以当做一个变量处理：可以取原变量；反变量；可以取原变量；反变量；0 0；1 1用数据选择器设计逻辑电路用数据选择器设计逻辑电路（1）确定应该选用的数据选择器：）确定应该选用的数据选择器：; knn：地址变量个数：地址变量个数k：函数的变量个数：函数的变量个数）（或或1 kn（2）将逻辑函数化为标准）将逻辑函数化为标准“与或与或” 式（最小项之和的形式）式（最小项之和的形式）（3）写出数据选择器的输出函数表达式）写出数据选择器的输出函数表达式（4）对照比较，确定选择器各个输入变量的表达式）对照比较，确定选择器各个输入变量的表达式（5

28、）画出连线图）画出连线图地址输入端：地址输入端：? iA数据输入端：数据输入端：? iD表表达达式式对对照照法法例例1： 利用四选一选择器实现如下逻辑函数。利用四选一选择器实现如下逻辑函数。BCCBACBACBAF )()()()(013012010101AADAADAADAADY 令：令：0AC 1AB ADD 20AD 1变换一变换一13DBCCBACBACBAF 1)()()(（1 1）将逻辑函数化为标准）将逻辑函数化为标准“与或与或”式，选择地址输入式，选择地址输入端端BCCBACBACBAF （2 2）写出选择器的输出函数表达式）写出选择器的输出函数表达式（3 3）对照比较，确定数据

29、选择器各个输入端的表达式）对照比较，确定数据选择器各个输入端的表达式CBF接线图一接线图一0AC 1AB ADD 20AD 113DA“1”D0D1D2D3A0A1YS1537421HC第五章第五章 触发器触发器(FF: Flip-Flop)5.1 概述概述5.2 SR锁存器锁存器5.3 电平触发的触发器电平触发的触发器5.4 脉冲触发的触发器脉冲触发的触发器5.5 边沿触发的触发器边沿触发的触发器5.6 触发器的逻辑功能及其描述方法触发器的逻辑功能及其描述方法典型习题：典型习题：【题【题5.1】 【题【题5.5】 【题【题5.7】 【题【题5.9】 【题【题5.11】【题】【题5.12】【题

30、】【题5.18】 【题【题5.20】基本要求：基本要求：了解基本了解基本RS触发器的工作原理；触发器的工作原理；掌握掌握与非门构成的基本与非门构成的基本RS触发器的特性表；触发器的特性表；3. 掌握掌握基本基本RS触发器输出波形的画法。触发器输出波形的画法。4. 了解同步了解同步RS触发器和主从触发器和主从RS触发器的工作原理；触发器的工作原理；5. 掌握掌握同步同步RS触发器和主从触发器和主从RS触发器的特性表；触发器的特性表；6. 掌握掌握同步同步RS触发器和主从触发器和主从RS触发器输出波形的画触发器输出波形的画法。法。7. 了解主从了解主从 RS 触发器的工作原理；触发器的工作原理；8

31、. 了解主从了解主从JK 触发器的工作原理；触发器的工作原理；9. 掌握掌握主从主从JK触发器特性表及输出波形的画法。触发器特性表及输出波形的画法。10.掌握掌握边沿触发器的特性表及输出波形的画法。边沿触发器的特性表及输出波形的画法。触发器的分类触发器的分类 电路结构电路结构与动作特点与动作特点逻辑功能逻辑功能基基本本RS结结构构触触发发器器同同步步结结构构触触发发器器主主从从结结构构触触发发器器边边沿沿结结构构触触发发器器RS触触发发器器D触触发发器器JK触触发发器器T触触发发器器T触触发发器器 按触发方式按触发方式电电平平触触发发器器脉脉冲冲触触发发器器边边沿沿触触发发器器一、一、SR锁存

32、器锁存器由与非门构成的由与非门构成的SRSR锁存器的电路及符号锁存器的电路及符号时状态不定！时状态不定！同时为同时为；互补时同互补时同时，保持；时，保持；同时为同时为、0R1SRDDD 动作特点动作特点直接控制直接控制在输入信号作用的全部周期内，在输入信号作用的全部周期内，都能直接改变输出状态，因此都能直接改变输出状态，因此称称RD （ ） 、SD （ ）为直接复位端和直接）为直接复位端和直接置位端。置位端。DS DR 在任何时刻，输入都能直接改变输出的状态。在任何时刻，输入都能直接改变输出的状态。二、电平触发的触发器（同步结构）二、电平触发的触发器（同步结构）二、电平触发的触发器（同步结构）

33、二、电平触发的触发器（同步结构）当当CLK0情况下，情况下，S D 0， R D 1，Q1； S D 1， R D 0，Q0。不用设置初态时，。不用设置初态时， S D R D 1二、电平触发的触发器（同步结构）二、电平触发的触发器（同步结构）同步触发器存在的问题同步触发器存在的问题空翻空翻 在一个时钟周期的整个高电平期间或整个低电平在一个时钟周期的整个高电平期间或整个低电平期间都能接收输入信号并改变状态的触发方式称为电期间都能接收输入信号并改变状态的触发方式称为电平触发。由此引起的在一个时钟脉冲周期中，触发器平触发。由此引起的在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻。空翻是一种

34、有害的现发生多次翻转的现象叫做空翻。空翻是一种有害的现象，它使得时序电路不能按时钟节拍工作，造成系统象，它使得时序电路不能按时钟节拍工作，造成系统的误动作。的误动作。造成空翻现象的原因是同步触发器结构的不完善造成空翻现象的原因是同步触发器结构的不完善 三、三、 脉冲触发的触发器（主从结构）脉冲触发的触发器（主从结构） 动作特点动作特点: (1) 触发器的翻转分两步。第一步，触发器的翻转分两步。第一步，CLK=1期期间主触发器接收信号，从触发器不动；第二步，间主触发器接收信号，从触发器不动；第二步，CLK的下降沿到来时，从触发器接受主触发器的下降沿到来时，从触发器接受主触发器的输出信号发生状态变

35、化，主触发器保持不变。的输出信号发生状态变化，主触发器保持不变。 （2）在）在CLK=1的全部时间里输入信号都对主的全部时间里输入信号都对主触发器起控制作用。触发器起控制作用。 主从主从JK触发器，在触发器，在CLK高电平期高电平期间，主触发器存在一次变化现象。间，主触发器存在一次变化现象。 四、四、 边沿触发器边沿触发器动作特点动作特点:边沿触发器的状态仅取决于边沿触发器的状态仅取决于CLK下降沿下降沿（上升沿）到达时刻输入信号的状态。（上升沿）到达时刻输入信号的状态。RS触发器的特性方程触发器的特性方程 0SRQRSQ记忆口诀记忆口诀: R 、 S同为同为0时时,保持保持; R 、 S互补

36、时同互补时同S; R 、S同为同为1时状态不定时状态不定.RS触触发发器器D触发器触发器(锁存器锁存器)功能简表功能简表特性方程特性方程DDQQDQ D触触发发器器JK触发器的特性表触发器的特性表J K Q * 0 0 Q000 0 110 1 000 1 101 0 011 0 111 1 011 1 10特性方程特性方程QKQJQ JK触触发发器器记忆口诀记忆口诀: J 、 K同为同为0时时,保持保持; J 、 K互补时同互补时同J; J 、K同为同为1时翻转时翻转.特性方程特性方程QTQTQ T触发器的特性表触发器的特性表T Q n+1 0 Q n000 111 011 10保持保持状态

37、状态翻转翻转T触触发发器器触触发发器器。称称为为时时，特特别别得得，当当T,QQ1T1n 6.1 概述概述6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法6.3 若干常用的时序逻辑电路若干常用的时序逻辑电路6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法第六章第六章 时序逻辑电路时序逻辑电路基本要求：基本要求：了解时序电路的特点及分类；了解时序电路的特点及分类；掌握同步时序电路的分析方法。掌握同步时序电路的分析方法。了解寄存器和移位寄存器的基本工作原理。了解寄存器和移位寄存器的基本工作原理。掌握掌握74160、 74161各管脚的功能各管脚的功能掌握用掌握用74160 、74161实现

38、不同进制的方法实现不同进制的方法.掌握同步时序电路的设计方法。掌握同步时序电路的设计方法。 逻辑逻辑电路电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输入有关外还与原状态关外还与原状态 有关有关门电路门电路触发器触发器 6.1 概述概述X（x1, x2, , xi）：外部输入信号；Q（q1, q2, , ql）：存储电路的状态输出， 也是组合逻辑 电路的内部输入；Y（ y1, y2, , yj ）：外部输出信号；Z（ z, z2, , zk ）：存储电路的激励信号，也是组合逻辑 电路的内部输出。存储电路组合逻辑

39、电路x1xiy1yiq1qlz1zk)Q,X(FY 存储电路组合逻辑电路x1xiy1yiq1qlz1zk输出方程驱动方程（或激励方程）状态方程)Q,X(GZ ),(QZHQ 2.把得到的驱动方程代入相应触发器的把得到的驱动方程代入相应触发器的特性方程特性方程中，中，就可以得到每个触发器的状态方程，由这些状态方程就可以得到每个触发器的状态方程，由这些状态方程得到整个时序逻辑电路的方程组；得到整个时序逻辑电路的方程组；3. 根据逻辑图写出电路的根据逻辑图写出电路的输出方程输出方程；4.写出整个电路的写出整个电路的状态转换表状态转换表、状态转换图状态转换图和和时序图时序图；5.由状态转换表或状态转换

40、图得出电路的由状态转换表或状态转换图得出电路的逻辑功能逻辑功能，并，并检查检查能否自启动能否自启动。同步时序电路的分析步骤：同步时序电路的分析步骤：1. 从给定的逻辑电路图中写出每个触发器的从给定的逻辑电路图中写出每个触发器的驱动方程驱动方程（也就是存储电路中每个触发器输入信号的逻辑函数（也就是存储电路中每个触发器输入信号的逻辑函数式）；式）； 所谓所谓“移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数数据，在每个移位脉冲的作用下，向左或向右移动据，在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成一位。根据移位方向，常把它分成左移寄存器左移寄存器、右移寄存器右移寄

41、存器 和和 双向移位寄存器双向移位寄存器三种。三种。2、移位寄存器、移位寄存器一、寄存器和移位寄存器一、寄存器和移位寄存器寄存器是用来存放数据的，应用于各类数字系统和计寄存器是用来存放数据的，应用于各类数字系统和计算机中。算机中。1、寄存器、寄存器N个触发器构成的寄存器能够寄存？二进制数码。个触发器构成的寄存器能够寄存？二进制数码。N位位二、计数器二、计数器计数器是用来计数器是用来记忆输入脉冲个数记忆输入脉冲个数的逻辑部件；可用于的逻辑部件；可用于定时、分频、产生节拍脉冲定时、分频、产生节拍脉冲及进行数字运算等等。及进行数字运算等等。CLK：计数脉冲输入端，：计数脉冲输入端， 上升沿有效上升沿

42、有效。RD：异步清异步清0端，低电平有效。端，低电平有效。LD：同步预置数控制端，低电平有效，将预置输同步预置数控制端，低电平有效，将预置输入端入端D3、D2、D1、D0的数据送至输出端，即的数据送至输出端，即Q3Q2Q1Q0=D3D2D1D0。EP、ET：计数器工作状态控制端，高电平有效，只有当计数器工作状态控制端，高电平有效，只有当RD =LD=1， EP=ET=1，在，在CP作用下计数器才能正常计数。当作用下计数器才能正常计数。当EP、ET中有一个为低时，计数器处于保持状态。中有一个为低时，计数器处于保持状态。EPETCLKD0D1D2D3CQ1Q2Q3Q074161CLKR DLD E

43、PET输出端工作状态输出端工作状态0异步清零异步清零1011111111100预置数预置数（同步同步）保持保持（包括包括C）保持保持（但但C0）计数计数(a)逻辑图形符号逻辑图形符号（b）功能表功能表四位同步计数器四位同步计数器74161（74LS161）的图形符号及功能表）的图形符号及功能表RDLDLD R D三、任意进制计数器的构成方法三、任意进制计数器的构成方法 若已有若已有N进制计数器（如进制计数器（如74LS161)，现在要实现，现在要实现M进制计数器进制计数器6.3.2 计数器计数器NMNM 任意进制计数器任意进制计数器只能用已有的计数器芯片只能用已有的计数器芯片通过通过外电路的不

44、同连接方式实现外电路的不同连接方式实现，即用组合电路产生，即用组合电路产生复位、置位信号得到任意进制计数器。复位、置位信号得到任意进制计数器。1. MN的情况的情况 在在N进制计数器的顺序计数过程中，若设法使之跳进制计数器的顺序计数过程中，若设法使之跳过（过（NM）个状态，就可以得到）个状态，就可以得到M进制计数器了，其进制计数器了，其方法有置零法（复位法）和置数法（置位法）。方法有置零法（复位法）和置数法（置位法）。6.3.2 计数器计数器置数法置数法置零法置零法a. 置零法：置零法： 置零法适用于有置置零法适用于有置零（有零（有异步异步和同步）输和同步）输入端的计数器，如异步入端的计数器，

45、如异步置零的有置零的有74LS160、161、191、190、290,同步置同步置零的有零的有74LS163、162，其工作原理示意图如图其工作原理示意图如图所示。所示。6.3.2 计数器计数器异步清零异步清零暂态暂态 a. 置零法（复位法）置零法（复位法）基本思想是：计数器从全基本思想是：计数器从全0状态状态S0开始计数，计满开始计数，计满M个个状态后产生清零信号，使计数器恢复到初态状态后产生清零信号，使计数器恢复到初态S0，然后，然后再重复上述过程。再重复上述过程。异步清零异步清零SM状态进行译码产生置状态进行译码产生置零信号并反馈到异步清零信号并反馈到异步清零端零端( )，使计数器立，使

46、计数器立即返回即返回S0状态。状态。 SM状态只在极短的瞬间状态只在极短的瞬间出现，通常称它为出现，通常称它为“过过渡态渡态”。DR 暂态暂态10ns左右左右异步复位法异步复位法（异步置零）（异步置零） 适用于异步清适用于异步清0 0的集的集成计数器，当满足清成计数器，当满足清0 0条件时，立即清条件时，立即清0 0。 计数到计数到M M时，清时，清0 0， 写写S SM M= =（ ）2 2，全部，全部Q Q为为1 1的端相与非的端相与非 DR 利用异步复位端利用异步复位端 ，跳过多余状态，实现任意进制计数。，跳过多余状态，实现任意进制计数。DR 【例】用【例】用7416074160实现实现

47、7 7进制计数器。进制计数器。置零法，置零法，M=7，在，在SM=S7=0111处反馈清零。处反馈清零。CLK计数输入计数输入1进位输出进位输出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3)(012 QQQRD【例】用【例】用7416174161实现实现1212进制计数器。进制计数器。置零法，置零法，M=12，在，在SM=S12=1100处反馈清零。处反馈清零。CLK计数输入计数输入1进位输出进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3)(23 QQRD注：由于清零信号随着计数器被清零而立即消失，其持续注：由于清零信号随着计数器被清零而立

48、即消失，其持续的时间很短，有时触发器可能来不及动作（复位），清零的时间很短，有时触发器可能来不及动作（复位），清零信号已经过时，导致电路误动作，故置零法的电路工作可信号已经过时，导致电路误动作，故置零法的电路工作可靠性低。为了改善电路的性能，在清零信号产生端和清零靠性低。为了改善电路的性能，在清零信号产生端和清零信号输入端之间接一基本信号输入端之间接一基本RS触发器，如图所示。触发器，如图所示。6.3.2 计数器计数器01011000 001b. 置数法：置数法： 有有预置数功能预置数功能的计数器可用此方法构成的计数器可用此方法构成M进制计进制计数器。但注意数器。但注意74LS161(160)

49、为同步预置数，为同步预置数，74LS191(190)为异步预置数。为异步预置数。 置数法的原理是通过给计数器重复置入某个数置数法的原理是通过给计数器重复置入某个数值的方法跳过（值的方法跳过（NM）个状态，从而获得）个状态，从而获得M进制进制计数器的。计数器的。6.3.2 计数器利用利用 端重复置入某个数值，跳过多余状态端重复置入某个数值，跳过多余状态（N-M个），实现任意进制计数。个），实现任意进制计数。DL 6.3.2 计数器计数器置数法的应用可以分三种情况置数法的应用可以分三种情况:（现有（现有N进制计数器，构成进制计数器，构成M进制）进制）取前取前M种状态种状态取前取前M种状态种状态置置

50、零零取取0000（M-1）2个状态个状态(以具有同步预置数端以具有同步预置数端 的集成计数器为例的集成计数器为例)DL 【例】用【例】用7416074160实现实现7 7进制计数器进制计数器( (置数法置数法) )。(1)置数法（取前置数法（取前M种状态），种状态），CLK计数输入计数输入1进位输出进位输出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3)(12 QQDL00000 SM=7，在，在SM-1=S6=0110处反馈置零。处反馈置零。6.3.2 计数器计数器置数法的应用可以分三种情况置数法的应用可以分三种情况:（现有（现有N进制计数器，构成进制计数器，构成M进制

51、）进制）取前取前M种状态种状态取后取后M种状态种状态取后取后M种状态种状态取取(N-M)2(N-1)2个状态。个状态。可采用进位输出端可采用进位输出端置最小数置最小数(N-M)2法法(以具有同步预置数端以具有同步预置数端 的集成计数器为例的集成计数器为例)DL 【例】用【例】用7416074160实现实现7 7进制计数器进制计数器( (置数法置数法) )。(2)置数法（取后置数法（取后M种状态），种状态），CLK计数输入计数输入11Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3)( CDLM=7，在进位输出端处反馈置最小数，在进位输出端处反馈置最小数数数SN-M=S10-7

52、=S3=001116.3.2 计数器计数器置数法的应用可以分三种情况置数法的应用可以分三种情况:（现有（现有N进制计数器，构成进制计数器，构成M进制）进制）取前取前M种状态种状态取中间取中间M种状态种状态取后取后M种状态种状态取中间取中间M种状态种状态取取(i)2(i+M-1)2共共M个状态个状态(以具有同步预置数端以具有同步预置数端 的集成计数器为例的集成计数器为例)DL 选定循环初态选定循环初态S Si i，确定，确定i i，写，写i=（ ）2，D3D2D1D0 判定循环末态判定循环末态S Si+M-1i+M-1 写写i+M-1=（ ）2，将，将Si+M-1i+M-1 全部全部Q为为1的端

53、相与非的端相与非DL 同步预置数法同步预置数法 :【例】用【例】用7416174161实现实现1212进制计数器。进制计数器。(2) 置数法（置数法（i=1），），CLK计数输入计数输入11进位输出进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D300011 S)(23 QQDLM=12，在，在SM+i-1=S12=1100处反馈处反馈置置1。【例】用【例】用7416174161实现实现1212进制计数器。进制计数器。(2) 置数法（置数法（i=3），），CLK计数输入计数输入11进位输出进位输出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D300

54、113 S)(123 QQQDLM=12，在，在SM+i-1=S14=1110处反馈处反馈置置1。【例】如图所示电路是可变计数器。试分析当控制【例】如图所示电路是可变计数器。试分析当控制变量变量A为为1和和0时电路为几进制计数器。时电路为几进制计数器。进进制制计计数数器器为为时时，10,)(003 QQDLA6.3.2 计数器计数器解：解：置位信号为置位信号为)(DL01303QQAQQQAY预置数为预置数为D3D2D1D00000EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161111AY进位输出进位输出CLK进进制制计计数数器器为为时时，12,)(1013 QQQDLA

55、【例】【例】 74LS161是同步4位二进制加法计数器，其逻辑功能表如下，试分析下列电路是几进制计数器，并画出其状态图。 0000000110011000101000110111001001010110010087654231910【例】【例】集成集成4位二进制加法计数器位二进制加法计数器74161的连接如图的连接如图所示。试分析电路的功能。要求：（所示。试分析电路的功能。要求：（1）列出状态转）列出状态转换表；（换表；（2）检验自启动能力；（）检验自启动能力；（3）说明计数模值）说明计数模值。 用用 n位移位寄存器组成的环形计位移位寄存器组成的环形计数器只用了数器只用了n个状态个状态,而电路

56、总共而电路总共有有2n个状态个状态!用用 n位移位寄存器组成的扭环形计数位移位寄存器组成的扭环形计数器可以得到含器可以得到含2n有效状态的循环有效状态的循环,效率效率比比环形计数器提高一倍环形计数器提高一倍!四、四、 同步时序逻辑电路的设计方法同步时序逻辑电路的设计方法步骤：步骤：一一 、逻辑抽象，得出电路的状态转换图或状态转换、逻辑抽象，得出电路的状态转换图或状态转换表表1.分析给定的逻辑问题，确定输入变量、输出变量以分析给定的逻辑问题，确定输入变量、输出变量以及电路的状态数。通常取原因（或条件）作为输入逻及电路的状态数。通常取原因（或条件）作为输入逻辑变量，取结果作输出逻辑变量；辑变量，取

57、结果作输出逻辑变量；2.定义输入、输出逻辑状态和每个电路状态的含义，定义输入、输出逻辑状态和每个电路状态的含义，并将电路状态顺序编号；并将电路状态顺序编号；3.3.按照题意列出电路的状态转换表或画出电路的状态按照题意列出电路的状态转换表或画出电路的状态转换图。转换图。二、二、 状态化简状态化简 若两个电路状态在相同的输入下有相同的输出，若两个电路状态在相同的输入下有相同的输出，并且转换到同样的一个状态去，则称这两个状态为等并且转换到同样的一个状态去，则称这两个状态为等价状态价状态。等价状态可以合并，这样设计的电路状态数等价状态可以合并，这样设计的电路状态数少，电路越简。少，电路越简。三、三、

58、状态分配状态分配(状态分配也叫状态编码状态分配也叫状态编码)a.确定触发器的数目确定触发器的数目n ；b.确定电路的状态数确定电路的状态数M ，应满足，应满足2n1M2n;c.进行状态编码，即将电路的状态和触发器状态组合对进行状态编码，即将电路的状态和触发器状态组合对应起来。应起来。a. 选定触发器的类型；选定触发器的类型；b. 由状态转换图（或状态转换表）和选定的状态编码、由状态转换图（或状态转换表）和选定的状态编码、触发器的类型，写出电路的状态方程、驱动方程和输触发器的类型，写出电路的状态方程、驱动方程和输出方程。出方程。五五 、根据得到的方程式画出逻辑图、根据得到的方程式画出逻辑图六、六、 检查设计的电路能否自启动检查设计的电路能否自