数字电子技术第六章_计数器2

1、N进制M进制MNMN三、任意进制计数器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。 选取N进制计数器中的M个状态，构成一个有效循环，即：构成一个M进制计数器。思路：在顺序计数过程中，跳越（N M）个状态。其设计方法有：置零法（置“0”法）和 置数法。同步置零法异步置零法同步预置数法异步预置数法置零法置数法清零法清零法利用利用LD端（高电平有效端（高电平有效OR低电平有效）低电平有效）利用利用RD端（高电平有效端（高电平有效OR低电平有效）低电平有效）(a) 异步置异步置“0”法法S0 S1 S2 SM-1 SM SN-1 (b) 同步置同步置“0”1）反馈状态（构成M进制计数

2、器） 有两种: (a) 异步置“0”法：用M来写。 (b) 同步置“0”法：用M 1来写。1、NM置零法 (清零法清零法)工作状态X0XXX置 0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数ETEPDLRCLKD74160的功能表(74163为同步置为同步置0方式方式)例例 试用试用7416374163用清用清0 0法，设计法，设计M=6M=6的计数器。的计数器。解：解：7416374163为同步置为同步置0 0方式方式，起跳状态为，起跳状态为S S5 5， 即：即：(0101)(0101)2 2。电路图如下所示：。电路图如下所示：例：将十进制的7

3、4160接成六进制计数器可靠置“0”电路信号作用时间短信号作用时间短缺点：置缺点：置0 置数法置数法 (利用置数控制端，并行输入数据利用置数控制端，并行输入数据) 用预置数法构成M的计数器时,通常采用置最小数法,利用MSI计数器的进位输出端QCC作为预置控制信号接置数端上。1) 置最小数置最小数同步预置S0 S1 S2 SN-M SN-M-1 SN-1 S0 S1 S2 SN-M SN-M-1 SN-1 SN-（M-1） 异步预置置最小数法（进位保留） 74161为同步预置例试用74161 用置最小数法实现M=12的计数器。预置零法（进位不保留）例试用74161 用预置零数法实现M=6的计数器

4、。CPCRD0 D1 D2 D374161 Q3 Q2 Q1 Q0QCCPTCP&1DLQ3Q2Q1Q0状态转移路线0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1跳过状态起跳状态CPD0 D1 D2 D374161 Q0 Q1 Q2 Q3QCCPTCP11DL0 1 0 01解 最小数=N-M=16-12=4解 反馈状态 M-1=51) 置最小数置最小数LD同步预置2) 置最大数置最大数（不常用）（不常用） 预置数为计

5、数器的工作循环中的最大值的预置法称为置最大数法。 同步：利用数M2预置异步：利用数M1预置。置最大数法例用74161 用置最大数法实现M=12的计数器。Q3Q2Q1Q0状态转移路线0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1跳过状态起跳状态CRD0 D1 D2 D374161 Q3 Q2 Q1 Q0QCCPTCP&1DL1 1 1 11 1CP11 LD为什么要这样写的为什么要这样写的目的目的在于，如在于，如LD写成

6、写成时，可使时，可使LD成为死循环的原因是：成为死循环的原因是：解 起跳状态M-2=1074161为同步预置例74LS161 采用反馈预置法组成十进制计数器预置法(同步预置)作业74LS161 采用反馈用清“0”法组成十进制计数器（注意161是用同步还是异步清“0”）异步清 0 法QAQBQCQD74LS161CrLDCPPT11NDCBA1QAQBQCQD74LS161CrLDCPPT11NDCBA10110QAQBQCQD74LS161CrLDCPPT11NDCBA11100(a)(b)(c)&前 10 个状态（预置零法） 后10 个状态；（置最小数法）中间 10 个状态 （312）（不常

7、用）QCCQCCQCCQAQBQCQD74LS161CrLDCPPT11NDCBA1QAQBQCQD74LS161CrLDCPPT11NDCBA10110QAQBQCQD74LS161CrLDCPPT11NDCBA11100(a)(b)(c)&前 10 个状态（预置零法） 后10 个状态；（置最小数法）中间 10 个状态 （312）（不常用）QCCQAQBQCQD74LS161CrLDCPPT11NDCBA1QAQBQCQD74LS161CrLDCPPT11NDCBA10110QAQBQCQD74LS161CrLDCPPT11NDCBA11100(a)(b)(c)&前 10 个状态（预置零法）

8、 后10 个状态；（置最小数法）中间 10 个状态 （312）（不常用）QCCQAQBQCQD74LS161CrLDCPPT11NDCBA1QAQBQCQD74LS161CrLDCPPT11NDCBA10110QAQBQCQD74LS161CrLDCPPT11NDCBA11100(a)(b)(c)&前 10 个状态（预置零法） 后10 个状态；（置最小数法）中间 10 个状态 （312）（不常用）QCCQAQBQCQD74LS161CrLDCPPT11NDCBA1QAQBQCQD74LS161CrLDCPPT11NDCBA10110QAQBQCQD74LS161CrLDCPPT11NDCBA1

9、1100(a)(b)(c)&前 10 个状态（预置零法） 后10 个状态；（置最小数法）中间 10 个状态 （312）（不常用）QCC用M= 10预置零用QCC置成 16-M=6 虚线构成的循环用(10-6)置9实线构成的循环（用5置“0”） (a)置入0000 (b)置入1001模为6的计数器2）置数法 当所要求设计的计数器的模值M超过原MSI计数器的模值N时，1)应首先把多个计数器级联，2)然后将级联后的计数器采用整体清零或置数的方式构成M进制的计数器。2. N M 的计数器3）然后再采用置零或置数的方法a.并行进位方式：用同一个CLK，低位片的进位输出作为高位片的计数控制信号（如7416

10、0的EP和ET）b.串行进位方式：低位片的进位输出作为高位片的CLK，两片始终同时处于计数状态级联方式（N1和N2间的连接有两种方式）： 异步级联（异步级联（串行进位方式） 同步级联（同步级联（并行进位方式）M=100M=100同步同步例：用两片74160接成一百进制计数器并行进位法串行进位法为何用非门？例例试用两片74LS160构成百进制计数器。2 2、连接方式与特点、连接方式与特点1）异步CP方式。低位的进位信号是高位的时钟。2）两片的EP、ET恒为1，都处于计数状态。3 3、进制、进制 MM = 1010 = 100高位的C 端是此计数器的进位输出端，进位信号为Y=1。高位、低位各自能输

11、出10个稳定状态：1 1、连接线路、连接线路为何用非门？Q3 Q2 Q1 Q0CCPEPET74LS160RDLDD3 D2 D1 D0CP1Y（1）（2）Q3 Q2 Q1 Q0CCPEPET74LS160RDLDD3 D2 D1 D01例例 两片之间用非门连接的原理两片之间用非门连接的原理74LS160是CP作用的计数器，若片间连接不用非门，则：CP910Q0Q1Q2Q3低位C1Q0高位1110010000第9个CP过后，电路输出（1 ，1001），出错。若用非门连接，则正常输出。CP910Q0Q1Q2Q3Q0110010000C1低位0高位例例电路如图，试分析电路为几进制计数器，两片之间是

12、几进制。解：解：1 1、连接方式与特点、连接方式与特点异步CP方式。（1）片Y端的进位信号是（2）片的时钟。（1）片是10进制，当两片计数到0001、0010状态时，电路整体清零。Y 端是此计数器的进位输出端，进位信号为Y=0。CP1Y（1）（2）Q3 Q2 Q1 Q0CCPEPET74LS161RDLDD3 D2 D1 D0Q3 Q2 Q1 Q0CCPEPET74LS161RDLDD3 D2 D1 D0&11Y（即：两片之间是10进制）。0 0 0 10 0 1 00 0 0 00 0 0 0M = 10 + 2 = 12 。 M可分解：M=N1N2161为同步预置数举例举例:用两片用两片7

13、4161设计一个设计一个M=56的计数器。的计数器。解：用预置“0”法，M=N1N2=87=56 即： N1 = 8 ， N2= 7M不可分解采用整体置零和整体置数法：先用两片接成 M M 的计数器然后再采用置零或置数的方法例：用74160接成二十九进制工作状态X0XXX置 0（异步）10XX预置数（同步）X1101保持（包括C）X11X0保持（C=0）1111计数ETEPDLRCLKD整体置零（异步）例：用74160接成二十九进制（BCD码）整体置数（同步）九进制（BCD码）二进制（BCD码）用两片CT74LS161级联成1616进制同步加法计数器 低位片高位片在计到1111以前，CO10，

14、高位片保持原状态不变在计到1111时，CO11，高位片在下一个CP加一 再用脉冲反馈法 例：用两片74LS161级联成五十进制计数器 00100011十进制数50对应的二进制数为0011 0010 (a)QAQBQCQDOCABCDPTCrCP1LD74161011011QAQBQCQDOCPT1741611QAQBQCQDOCABCDPTCr1LD741611QAQBQCQDOCABCDPTCrLD741611&(b)QAQBQCQDOCABCDPTCr1LD741611QAQBQCQDOCABCDPTCrLD741611001000111(c)CPCPCPCPABCDCrLD01101CP

15、CPCPCP模 60 计数器逻辑图(a) 大模分解法； (b) 整体置 0 法； (c) OC整体置数法 例例 试用试用74LS29074LS290用置用置0 0法设计法设计M=7M=7的计数器。的计数器。先构成8421BCD码的10进制计数器；CP1与Q0连接再用脉冲反馈法，令R R0B0BQ Q2 2Q Q1 1Q Q0 0实现。当计数器出现0111状态时，计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现00000110七进制计数。 74LS29074LS290为异步置为异步置0 0方式方式两片74LS90按异步级联方式组成的 1010=100进制计数器。 CP1 Q0

16、 Q1 Q2 Q3 S9A S9B R0A R0B CP1 CPCP0 74LS90(个位)N1=10 Q0 Q1 Q2 Q3 S9A S9B R0A R0BCP0 74LS90(十位)N2=10例：利用两片74LS29074LS290构成2323进制加法计数器。 先将两片接成8421BCD8421BCD码十进制的CT74LS290CT74LS290级联组成101010=10010=100进制异步加法计数器。 再将状态“0010 00110010 0011”通过反馈与门输出至异步置0 0端，从而实现2323进制计数器。 四、移位寄存器型计数器1. 环形计数器Q0 Q1 Q2 Q3 M1CPDS

17、RD0 D1 D2 D3M0CP7419411RD1 1 1 012341110011110111101Q0Q1Q2Q3CP状态转移路线有效循环无效循环无自启动特性的环型计数器，如何让其能自启动？无自启动特性的环型计数器，如何让其能自启动？ 11000001001000001111101111110010110100011011011000000100110111101(a)逻辑电路(b)完全状态图主S1S0SLD3D2D1D0Cr74LS194CPSRCPQ0Q1Q2Q310001典型移位计数器典型移位计数器 有自启动特性的环型计数器特点：特点：每个时钟周期只有一个输出端为1（或0）。 不需

18、译码电路。 具有自启动特性，消除了无效循环。2. 扭环形计数器（2）扭环形计数器 (D0=Q3)Q0 Q1 Q2 Q3 M1CPDSRD0 D1 D2 D3M0CP7419411RD1 1 1 01组合反馈网络Q1Q2QnSR(SL) n位移位寄存器ZCP组合输出网络模 M计数器Q1Q2QnZCP序列信号发生器的设计序列信号发生器的设计反馈移位型序列信号发生器计数型序列码发生器根据序列信号长度M，确定移存器位数n。确定移存器的M个独立状态。根据M个状态列出移存器的状态表和反馈函数表，求出反馈函数F（DIR或DIL）。检查自启动性能。画逻辑图。根据序列信号长度M，设计模M计数器，状态自定。按计数

19、器的状态转移关系和序列码的要求设计组合输出网络。反馈函数表Q0Q1Q2Q3F(SL)101100101111111100110111100110DIR反馈移位型序列信号发生器例：例：设计一个产生100111序列的反馈移位型序列信号发生器。解：解： 确定移存器位数n，因M=6，故n3。确定移存器的6个独立状态1001、0011、0111、 1111、1110、1100。 列 移存器的状态表和反馈函数表，求出反馈函数DIR=Q0+Q2=Q0Q2检查自启动性能。DIR=Q2+Q0Q3画逻辑电路。110100001001011011111111111111现态次态采用3个状态时，现态（111）有两个次

20、态，不可能，所以采用4个状态1111000001111000011110Q0Q1Q2Q310100100100100110010010111001110主(a)(b)01111111000000011000101101101101F(SL)DIR的K图和移存器状态图DIRDIR=Q0+Q2=Q0Q211111111110000000001111000011110Q0Q1Q2Q3101001001001001101101100主(a)(b)0001011100100000100011111110101111010101F(SL)修正后的DIR的K图和移存器状态图DIRDIR=Q2+Q0Q3=Q2Q0Q31）反馈网络采用SSI门2）反馈网络采用MSI器件修正后的DIR的K图D10001111000011110Q0Q1Q2Q31111111111000000DIRD0D2D3DIR=Q2+Q0Q3=Q2Q0Q3Q0Q1Q2Q3S1S0D3D2D1D0111011CP（ a）74LS194SR&CP例：例：用一片74LS194、一片3-8译码器和与非门，设计一个能同时产生两组