3.3.2_二进制运算电路

1、1二进制运算电路二进制运算电路半加器和全加器的运算逻辑半加器和全加器的运算逻辑 半加器半加器 全加器全加器集成多位加法器芯片集成多位加法器芯片 串行进位加法运算串行进位加法运算 超前进位集成超前进位集成4位加法器位加法器74LS283 全加器的应用全加器的应用数值比较器数值比较器2 A B S C Ai Bi Ci-1 Ci Si 分为不考虑低位来的进位和考虑低位进位两种情况分为不考虑低位来的进位和考虑低位进位两种情况半加器半加器全加器全加器两个两个1 位二进制数相加的过程位二进制数相加的过程3不考虑低位进位，将两个不考虑低位进位，将两个1位二进制数位二进制数A、B相加的逻辑运算相加的逻辑运算

2、 半加器的真值表半加器的真值表 逻辑表达式逻辑表达式 逻辑图逻辑图1000C011110101000SBA 半加器的真值表半加器的真值表BABAS C = AB A B =1 & C=AB BAS BABAABS ABC & & & & 1 A B S C 1. 半加器（半加器（Half Adder） 半加器和全加器半加器和全加器41110111010011100101001110100110010100000CiSiCi-1BiAi全加器真值表全加器真值表 全加器进行加数、被加数和低位来的进位信号的相加全加器进行加数、被加数和低位来的进位信号的相加2. 全加器（全加器（Full Adder）

3、11111iiiiiiiiiiiiiiiiCBACBACBACBACBAS11iiiiiiiCACBBAC5 逻辑图逻辑图 A i B i C i - 1 C i S i C I C O 全加器逻辑图与实现电路全加器逻辑图与实现电路 A i B i =1 & & & C i - 1 =1 S i C i 实现电路实现电路6 A i B i =1 & AB C i - 1 =1 & S i C i 半半 加加 器器 半半 加加 器器 两个半加器构成一个全加器两个半加器构成一个全加器71 1 0 11 0 0 1+011010011两个二进制数相加时，也分为不考虑低两个二进制数相加时，也分为不考虑

4、低位来的进位和考虑低位进位两种情况。位来的进位和考虑低位进位两种情况。同时必须考虑各个位的进位同时必须考虑各个位的进位两个两个4 位二进制数相加的过程位二进制数相加的过程8集成多位加法器芯片集成多位加法器芯片 1.1.串行进位加法器串行进位加法器-采用四个采用四个1 1位全加器组成位全加器组成 A0 B0 A1 B1 A2 B2 A3 B3 S0 S1 S2 S3 C-1 0 C3 C0 C1 C2 FA0 FA1 FA2 FA3 在电路上如何实现两个四位二进制数相加？在电路上如何实现两个四位二进制数相加？ A3 A2 A1 A0 + B3 B2 B1 B0 低位的进位信号送给邻近高位作为输入

5、信号低位的进位信号送给邻近高位作为输入信号 任一位的加法运算必须在低一位的运算完成之后才能进行任一位的加法运算必须在低一位的运算完成之后才能进行 串行进位加法器运算速度不高。串行进位加法器运算速度不高。 974LS28374LS283逻辑图逻辑图 1 & & & & C O (C3) & & 1 & & & K3 S3 = 1 C2 & K2 S2 = 1 & 1 & & K1 S1 S0 = 1 = 1 1 & & 1 & 1 & & B3 A3 B2 A2 B1 A1 B0 A0 C-1 1 1 1 1 1 1 1 1 K0 C1 C0 C-1 P3 P2 P1 P0 10Si= Ki C

6、i-1 Ci= GiPi Ci-1 S0= K0 C-1 = A0 B0 C-1 本位和信号的产生本位和信号的产生S1= K1 C0 = A1 B1 C0 S2= K2 C1 = A2 B2 C1 S3= K3 C2 = A3 B3 C2 11Si= Ki Ci-1 Ci= GiPi Ci-1 C0= G0+ +P0 C-1 C1= G1+ +P1 C0= G1+ +P1 G0+ P1P0 C-1 C2= G2+ +P2 C1= G2+ +P2 G1+ P2 P1 G0+ P2 P1 P0C-1 C3= G3+ +P3 C2= G3+ +P3 G2+ P3 P2 G1+ P3P2 P1G0 +

7、 P3P2 P1 P0C-1 进位信号的产生进位信号的产生122. 2. 超前进位集成超前进位集成4 4位加法器位加法器74LS28374LS283 VCC B3 S3 CO A2 S2 A3 B2 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 S1 B0 C1 GND A1 S0 A0 B1 A3 B2 A2 B1 A1 B0 A0 C1 74283 B3 CO S3 S2 S1 S0 74LS283逻辑框图 74LS283引脚图133. 3. 超前进位加法器超前进位加法器74LS28374LS283的应用的应用例例1 用两片用两片74LS283构成一个构成一

8、个8位二进制数加法器位二进制数加法器 A4 B4 A5 B5 A6 B6 A7 B7 74283（2） 74283（1） C1 CO C1 CO S3 S2 S1 S0 S7 S6 S5 S4 0 C7 S3 S2 S1 S0 S3 S2 S1 S0 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 在片内是超前进位，而片与片之间是串行进位。在片内是超前进位，而片与片之间是串行进位。14 B1 B0 B3 B2 A1 A0 A3 A2 S3 74283 S2 S1 S0 C1 CO 0 8421码输入

9、码输入余余3码输出码输出1 10 0例例2 用用74LS283构成构成8421BCD码转换为余码转换为余3码的码码的码制转换电路制转换电路84218421码码余余3 3码码000000010010001101000101+0011+0011+0011CO15补码和反码的关系式补码和反码的关系式 : N补补=N反反+1。 反码和补码反码和补码这里只讨论数值码，不包括符号位这里只讨论数值码，不包括符号位原码原码自然二进制码自然二进制码反码反码将原码中的所有将原码中的所有0 0变为变为1 1，所有，所有1 1变为变为0 0后的代码。后的代码。反码与原码的一般关系式：反码与原码的一般关系式：N反反=（

10、2n 1） N原原补码补码N补补=2n N原原原码：原码：0 0 0 1 0 1反码：反码：1 1 1 0 1 01 1 1 1 1 1 补码：补码：1 1 1 0 1 1例例3* 利用加法器完成减法运算利用加法器完成减法运算16 加补码完成减法运算加补码完成减法运算1）A B 0的情况。的情况。 0 1 0 1 A 1 1 1 0 B反反 + 1 1 0 1 0 0 0 0 1 0 0 补码和反码的关系式补码和反码的关系式 : N补补=N反反+1进位反相进位反相借位借位2）A B 0的情况。的情况。 0 0 0 1 A 1 0 1 0 B反反 + 1 0 1 1 0 0 借位借位 1 1 1

11、 0 0 进位反相进位反相 0 1 0 1- 0 0 0 1 0 1 0 0 0 0 0 1- 0 1 0 1- 0 1 0 0 结果表明，在结果表明，在AB 0时，时，借位信号为借位信号为0，所得的差就，所得的差就是差的原码。是差的原码。在在AB BFABIABFA B3HLLA3 B2HLLA3 = B3A2 B1HLLA3 = B3A2 = B2A1 B0HLLA3 = B3A2 = B2A1 = B1A0 B0LHLA3 = B3A2 = B2A1 = B1A0 = B0HLLHLLA3 = B3A2 = B2A1 = B1A0 = B0LHLLHLA3 = B3A2 = B2A1 =

12、 B1A0 = B0HLLHA3 = B3A2 = B2A1 = B1A0 = B0HHLLLLA3 = B3A2 = B2A1 = B1A0 = B0LLLHHL74LS85功能表功能表23用两片用两片7485组成组成8位数值比较器（串联扩展方式）位数值比较器（串联扩展方式） 0 1 0 A0 B0 A1 B1 A2 B2 A3 B3 A4 B4 A5 B5 A6 B6 A7 B7 A0 B0 A1 B1 A2 B2 A3 B3 A0 B0 A1 B1 A2 B2 A3 B3 IAB IAB IA=B FAB FA=B FAB C0 IAB IAB IA=B FAB FA=B FAB C1

13、FAB FA=B FAB 低位片低位片高位片高位片低四位低四位高四位高四位输出输出在位数较多或比较速度有要求时应采取并联方式在位数较多或比较速度有要求时应采取并联方式4. 集成数值比较器的位数扩展（串联方式）集成数值比较器的位数扩展（串联方式）24 A0 B0 A12 B12 IAB IA=B IAB FAB FAB C3 A1 B1 A2 B2 A3 B3 A15 B15 A8 B8 A0 B0 IAB IA=B IAB FAB FAB C2 A1 B1 A2 B2 A3 B3 A4 B4 A0 B0 A0 B0 IAB IA=B IAB FAB FAB C1 A1 B1 A2 B2 A3 B3 A0 B0 IAB IA