项目五数字电子钟的设计与制作

1、数字电子钟的设计与制作五五目目项项返回数字电子钟电路图项项目引导导项目要求（1）计时功能。能够实现秒、分、时计数；（2）显示功能。用数码管显示计时情况；（3）校时功能。通过校时开关依次校准秒、分、时，使数字钟正常走时；（4）整点报时功能。在59分51秒、53秒、55秒、57秒时分别鸣叫四声低音，在59分59秒时鸣叫一声高音。返回设计并制作数字电子钟电路，要求如下：学习目标 能借助资料读懂集成电路的型号，明确各引脚功能。 会识别并测试常用集成计数器。 能常用集成计数器产品设计任意进制计数器。 能完成数字电子钟的设计、安装与调试。知识目标知识目标能力目标能力目标 了解计数器的基本概念；掌握二进制计

2、数器和十进制计数器常用集成产品的功能及其应用。掌握任意进制计数器的设计方法。掌握数字电子钟的电路组成与工作原理。返回项目学习知识链接1 计数器及应用知识链接2 数字电子钟的电路组成与工作原理返回技能训练 计数、译码和显示电路综合应用知识拓展 常用计数器的功能及使用返回知识链接1 计数器及应用一、二进制计数器一、二进制计数器1工作原理按二进制计数进位规律进行计数的计数器计数器按步长分为二进制、十进制和N进制计数器；按计数增减趋势分，有加计数、减计数和的可逆计数器按计数器中各触发器的翻转是否同步，有同步计数器和异步计数器；能实现计数功能的电路称为计数器。Q Q0 0Q Q1 1Q Q2 2计 数

3、器 状 态计数顺序0 00 00 08 81 11 11 17 70 01 11 16 61 10 01 15 50 00 01 14 41 11 10 03 30 01 10 02 21 10 00 01 10 00 00 00 0二进制加法计数器计数规律举例二进制减法计数器计数规律举例Q Q0 0Q Q1 1Q Q2 2计 数 状 态计数顺序0 00 00 08 81 10 00 07 70 01 10 06 61 11 10 05 50 00 01 14 41 10 01 13 30 01 11 12 21 11 11 11 10 00 00 00 0“000 1”“000 1”不够减，

4、需向相邻高位借“1”，借“1”后作运算“1 1000 1 = 111”000 1 = 111”。返回2集成二进制计数器芯片介绍CT74LS161和CT74LS163CT74LS161CPQ0Q1Q2Q3COD0CT74LS161 CT74LS161 和和 CT74LS163 CT74LS163 逻辑功能示意图逻辑功能示意图CT74LS163CTTCTPCR LDD1D2D3CRLD计数状态输出端,从高位到低位依次为 Q3、Q2、Q1、Q0进位输出端置数数据输入端，为并行数据输入。计数脉冲输入端，上升沿触发计数控制端，高电平有效。CR 为置 0 控制端，低电平有效。LD 为同步置数控制端，低电平

5、有效。 集成同步二进制计数器 CT74LS161和CT74LS163返回CT74LS161的功能表 CO = CTTQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 异步置 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说说 明明 输 出输 入d0d1d2d3d0d1d2d301 当 CR = 1、LD = 0 ，在 CP 上升沿到来时，并行输入的数据 d3 d0 被置入计数器。00 当 CR = LD = 1，且 CTT 和CTP 中有 0

6、 时，状态保持不变。00000 CR = 0 时，不论有无CP 和其他信号输入，计数器被置 0。 当 CR = LD = CTT = CTP = 1 时，在计数脉冲的上升沿进行 4 位二进制加法计数。CO 在计数至“1111”时出高电平，在产生进位时输出下降沿。CT74LS161 的主要功能：的主要功能： (1)异步置 0 功能(CR 低电平有效) (2)同步置数功能(LD 低电平有效) (3)计数功能(LR = LD = CTT = CTP = 1) (4)保持功能(LR = LD = 1 ，CTT 和 CTP 中有 0)CT74LS161 的功能表的功能表 CO = CTTQ3Q2Q1Q0

7、 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 异步置异步置 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说说 明明 输输 出出输输 入入返回CT74LS161 CT74LS161 与与 CT74LS163 CT74LS163 的功能比较的功能比较 CO = CTTQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 同同步置步置 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d3010

8、00000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说说 明明 输输 出出输输 入入CT74LS163 CO = CTTQ3Q2Q1Q0 CO = Q3 Q2 Q1 Q0 CO = CTTQ3Q2Q1Q0 异异步置步置 00保保 持持011保保 持持011计计 数数1111d0d1d2d3d0d1d2d301000000COQ0Q1Q2Q3D0D1D2D3CPCTTCTPLDCR 说说 明明 输输 出出输输 入入CT74LS161CT74LS161 与 CT74LS163 的差别是：“161”为异步置 0，“163”为同步置 0 。其他功能及管脚完全相同。返回3.用74LS

9、161、 74LS163实现N进制计数器的方法例1用74LS161构成六进制计数器。 根据 S6 和 CR 的有效电平写出 画连线图 写出 S6 的二进制代码S6 = 0110 写出反馈置 0 函数12QQCR CT74LS161Q0Q1Q2Q3COD0CTTCTPCR LDD1D2D3CP返回CT74LS161Q0Q1Q2Q3COD0CTTCTPCR LDD1D2D3CP计数输入输出端11& S6 = 011012QQCR 返回1、用同步清零端或置数端归零构成N进置计数器2、用异步清零端或置数端归零构成N进置计数器（1）写出状态SN-1的二进制代码。（2）求归零逻辑，即求同步清零端或置数控制

10、端信号的逻辑表达式。（3）画连线图。（1）写出状态SN的二进制代码。（2）求归零逻辑，即求异步清零端或置数控制端信号的逻辑表达式。（3）画连线图。4.实现N进制计数器的方法。注：集成计数器74LS161和74LS163的区别。74LS161清零采用异步方式、置数采用同步方式；74LS163清零、置数均采用同步方式。用74LS161来构成一个十二进制计数器。nnQQCR23SNS121100D0D3可随意处理D0D3必须都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用异步清零端 CR 归零 74LS161用 异 步 清 零 端CR归

11、零用 同 步 置 数 端LD归 零SN-1S111011nnnQQQLD013 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b) 用同步置数端 LD 归零 74LS161用74LS163来构成一个十二进制计数器。（1）写出状态SN-1的二进制代码。（3）画连线图。 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用 同 步清 零 端 CR 归 零 74LS163nnnNNQQQPPPPLDCR013111111,SN-1S12-1S111011（2）求归零逻辑。D0D3可随意处理D0D3必须都

12、接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b) 用同 步 置 数 端 LD 归 零 74LS163 例2 用两片CT74LS161 构成8位二进制(256 进制)同步计数器。当计至“15”时，CO低 = 1，允许高位片计数，这样，第 16 个脉冲来时，低位片返回 “0”，而高位片计数一次。在低位片计至 “15” 之前，CO低 = 0，禁止高位片计数；每逢 16 的整数倍个脉冲来时，低位片均返回“0”，而高位片计数一次。因此，实现了 8 位二进制加法计数。 28 = 256CPCOD0CTTCTPCR LDD1D2D3Q0低Q1低Q2低Q

13、3低1 11 1CT74LS161( (低位) )1 1 COD0CTTCTPCR LDD1D2D3Q0高Q1高Q2高Q3高1 1CT74LS161( (高位) )1 1 计数输入返回1工作原理二、十进制计数器按十进制计数进位规律进行计数的计数器用二进制数码表示十进制数的方法，称为二-十进制编码，简称BCD码。8421 码十进制加法计数器计数规律Q Q0 0Q Q1 1Q Q2 2Q Q3 3计 数 器 状 态计数顺序1 10 00 01 19 90 00 00 01 18 81 11 11 10 07 70 01 11 10 06 61 10 01 10 05 50 00 01 10 04

14、41 11 10 00 03 30 01 10 00 02 21 10 00 00 01 10 00 00 00 010100 00 00 00 00 0返回2集成十进制计数器芯片介绍CD4518内含两个功能完全相同的十进制计数器。每一计数器，均有两时钟输入端CP和EN。时钟上升沿触发，CP输入，EN置高电平；时钟下降沿触发，EN输入，CP置低电平。CR清零端，高电平有效（1）同步十进制加法计数器CD4518返回功能演示输 入输 出CR CP ENCR CP EN1 1 全部为00 0 1 1加计数0 0 0 0 加计数0 0 保持0 0 0 0 0 00 0 1 1 CD4518集成块功能表

15、返回例3用一片双BCD同步十进制加法计数器CD4518构成二十四进制计数器。个位计数器计数到9（1001），下个脉冲信号到达时，十位计数器计入1。当十位计数器计数到2（0010），个位计数器计数到4（0100）时，通过与门控制使十位计数器和个位计数器同时清零，从而实现二十四进制计数。返回集成十进制同步计数器集成十进制同步计数器集成十进进制同步加法计数计数器74160、74162的引脚排列图图、逻辑逻辑功能示意图与图与74161、74163相同，不同的是，74160和74162是十进进制同步加法计数计数器，而74161和74163是4位二进进制（16进进制）同步加法计数计数器。此外，74160和

16、74162的区别区别是，74160采用的是异异步清清零方式，而74162采用的是同步清清零方式。74190是单时钟单时钟集成十进进制同步可逆计数计数器，其引脚排列图图和逻辑逻辑功能示意图与图与74191相同。74192是双时钟双时钟集成十进进制同步可逆计数计数器，其引脚排列图图和逻辑逻辑功能示意图与图与74193相同。D1 Q1 Q0 CT U/D Q2 Q3 GND RC CO/BO LD 74LS191 Q0 Q1 Q2 Q3(b) 逻辑功能示意图(a) 引脚排列图 16 15 14 13 12 11 10 974LS191 1 2 3 4 5 6 7 8VCC D0 CP RC CO/B

17、O LD D2 D3 D0 D1 D2 D3 CT U/D CP4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS191U/D是加减计数减计数控制端；CT是使能端；LD是异异步置数数控制端；D0D3是并并行数数据输输入端；Q0Q3是计数计数器状态输状态输出端；CO/BO是进进位借位信号输号输出端；RC是多个个芯片级联时级间级联时级间串行计数计数使能端，CT0，CO/BO1时时，RCCP，由RC端产产生的输输出进进位脉冲的波形与输与输入计数计数脉冲的波形相同。4位集成二进制同步可逆计数器位集成二进制同步可逆计数器74LS193 BO CO LD 74LS192 Q0 Q1 Q2 Q3

18、 (b) 逻辑功能示意图 (a) 引脚排列图 16 15 14 13 12 11 10 9 74LS192 1 2 3 4 5 6 7 8 VCC D0 CR BO CO LD D2 D3 D1 Q1 Q0 CPD CPU Q2 Q3 GND D0 D1 D2 D3 CR CPU CPD CR是异异步清清零端，高电电平有效；LD是异异步置数数端，低电电平有效；CPU是加法计数计数脉冲输输入端；CPD是减减法计数计数脉冲输输入端； D0D3并并行数数据输输入端；Q0Q3计数计数器状态输状态输出端； CO是进进位脉冲输输出端；BO是借位脉冲输输出端；多个个74LS193级级联时联时，只要把低位的C

19、O端、BO端分别与别与高位的CPU、CPD连连接起来来，各个个芯片的CR端连连接在一起，LD端连连接在一起，就可以了。（2）双十进制计数器74LS39074LS390具有下降沿触发、异步清零、二进制、五进制、十进制计数等功能 74LS390是双十进制计数器，管脚排列如图所示，内部的每一个十进制计数器的结构由一个二进制计数器和一个五进制计数器构成。返回Q0Q1Q2Q3CT74LS290M = 5CP0M = 2CP1CP0CP1Q0Q1Q2Q3R0AR0BS9AS9B集成异步二 -五-十进制计数器 CT74LS290 R0AR0B异步置 0 端(结构图中未画出)S9AS9B异步置 9 端内含一个

20、 1 位二进制计数器和一个五进制计数器。M = 2M = 5二进制计数器的计数脉冲输入端，下降沿触发。 二进制计数器输出端五进制计数器的计数脉冲输入端，下降沿触发。五进制计数器的输出端，从高位到低位依次为Q3、Q2、Q1。 知识拓展 常用计数器的功能及使用返回 异步置0功能：当 R0 = R0A R0B = 1、S9 = S9A S9B = 0 时，计数器异步置 0 。CT74LS290 的功能 异步置9功能：当 S9 = S9A S9B = 1、R0 = R0A R0B = 0 时，计数器异步置 9 。 计数功能：当 R0A R0B = 0 且且 S9A S9B = 0 时，在 时钟下降沿进

21、行计数。计 数00置 9100110置 0000001Q0Q1Q2Q3CPS9A S9BR0A R0B说 明输 出输 入返回集成十进制异步计数器集成十进制异步计数器74LS290 S9A NC S9B Q2 Q1 NC GND 14 13 12 11 10 9 8 74LS290 1 2 3 4 5 6 7 VCC ROB ROA CP1 CP0 Q0 Q3 74LS290 S9AS9B R0A R0B Q0 Q3 Q1 Q2 CP0 CP1 (a) 引脚排列图 (b) 逻辑功能示意图 CT74LS290 的基本应用Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B输出计数

22、输入1构成 1 位二进制计数器Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B输出1构成异步五进制计数器计数输入什么功能？什么功能？返回输 出从高位到低位依次为 Q3、Q2、Q1、Q0Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B计数输入应用：思考下列接法构成什么电路？返回由上述工作波形可见，该电路构成 8421BCD 码加法计数器。Q3Q0Q1Q2CP1245678910310001011000112345要画满一个计数周期！设计数器初态为 0000。000工作波形 Q0 为模2计数器输出端，因此来一个 CP 翻转一次。 Q3 Q2 Q1 为对

23、Q0 进行五进制计数的输出端。Q0Q1Q2Q3CT74LS290CP0CP1R0AR0BS9AS9B返回试用一片双BCD同步十进制加法计数器CD4518构成六十进制计数器，返回技能训练 计数、译码和显示电路综合应用训练要求（1）识别中规模集成计数器的功能，管脚分布。（2）完成集成计数器74LS161的逻辑功能测试。（3）完成集成计数器74LS390的逻辑功能测试。（4）完成用74LS161构成五进制计数器的电路设计及功能测试。（5）完成用74LS390构成二十四进制计数器的电路设计及功能测试。（6）完成计数、译码和显示电路的测试。返回目标及实作条件 掌握数字电路实验装置的结构与使用方法。熟悉中

24、规模集成计数器的逻辑功能及使用方法。 熟悉中规模集成译码器及数字显示器件的逻辑功能。 掌握集成计数器逻辑功能测试。 掌握任意进制计数器的设计方法及功能测试。 掌握计数、译码、显示电路综合应用的方法。 知识知识与技能目标与技能目标 设备设备与器件与器件设备：数字电路实验装置 1台器件：74LS161、74LS00、74LS390、74LS08 各一片 74LS48、共阴极LED数码管 各两片返回 内容及步骤1测试74LS161的逻辑功能并构成五进制计数器用74LS161构成五进制计数器74LS161功能测试图返回2测试74LS390的逻辑功能。 参考74LS161功能测试图，自己画出74LS39

25、0的功能测试接线图，分别完成74LS390的二进制、五进制、十进制计数等功能测试。3用74LS390构成二十四进制计数器。返回4计数、译码和显示电路综合应用。返回知识链接2 数字电子钟的电路组成与工作原理秒脉冲发生器六十进制“秒”、“分”计数器、二十四进制“时”计数器时、分、秒译码显示电路校时电路报时电路 返回秒脉冲发生器返回 秒脉冲发生器电路图 CMOS石英晶体多谐振荡器产生f=32768Hz的基准信号，经T/触发器构成的15级异步计数器分频后，便可得到稳定度极高的秒信号。这种秒脉冲发生器可做为各种计时系统的基准信号源。11CQCQCQCQ112214141515FFFFFFFF121415

26、RCC12fffff1214032768Hz16384Hz8192Hz2Hz1Hz秒脉冲T 触发器返回 秒脉冲发生器原理CD4060CD4060的功能表的功能表R CPR CP功能功能1 1 清零清零0 0 不变不变0 0 计数计数Q Q1414=2=21 1，Q Q1313=2=22 2返回 14 13 12 11 10 9 874LS74 1 2 3 4 5 6 7VCC 2 RD 2D 2 CP 2SD 2 Q 2Q1RD 1D 1CP 1SD 1 Q 1 Q GND 想一想：1、如何连接？2、检测方法？返回任务：1.查找CD4518的管脚说明及功能表2.弄清其使用方法，并用来构成六十进

27、制、二十四进制计数器计数器返回CD4518结构功能图及管脚图返回abcdefgdp a b c d e f gGNDGNDdp译码显示电路注意：注意：哪个脚是哪个脚是计数器计数器的高位。的高位。返回A074LS48YaA1A2LTIB / YBR7123451234567816151413121110974LS48GNDVCCYfYgYaYbYcYdYeA2LT(a)(b)A3IBR6A1IB / YBRIBRA3A0YbYcYdYeYfYg74LS48的管脚排列图灯测试输入：=0时，数码管的七段同时点亮，以检查该数码管各段能否正常发光。平时应置为高电平。 灭零输入：主要用来熄灭不希望显示的零

28、。如0013.2300，显然前两个零和后两个零均无效，则可使用使之熄灭，显示13.23 。 双重功能的端子，既可作为输入信号又可以作为输出信号。作为输入端使用时，称灭灯输入控制端。只要=0，数码管各段同时熄灭。作为输出端使用时，称灭零输出端。在A3=A2=A1=A0=0，而且有灭零输入信号（=0）时。才会输出低电平，表示译码器把不希望显示的零熄灭了。LTRBIRBOBI返回 “秒”校时采用等待校时法。正常工作，S1拨向VDD。校对时，S1接地，暂停秒计时。标准时间一到，立即将S1拨回VDD位置。 “分”和“时”校时采用加速校时法。正常工作，S2或S3接地。校对时，将S2、S3拨向VDD位置，让

29、“分”、“时”计数器以秒节奏快速计数。待标准时刻一到，立即将S2、S3拨回接地位置。注意：1、开关的接法2、与计数器的接口校时电路返回在59分51、53、55、57秒时鸣叫四声低音，在59分59秒时鸣叫一声高音。 整点报时电路返回当分、秒计数器计到当分、秒计数器计到5959分分5151秒秒时开始时开始鸣叫报时鸣叫报时 Q QD4D4Q QC4C4Q QB4B4Q QA4A4=0101-=0101-分分Q QD3D3Q QC3C3Q QB3B3Q QA3A3=1001-=1001-分分Q QD2D2Q QC2C2Q QB2B2Q QA2A2=0101=0101秒秒Q QD1D1Q QC1C1Q QB1B1Q QA1A1=0001=0001秒秒 00110011 0101 0101 0111 0111 1001 1001QC4=QA4=QD3=QA3=QC2=QA2=QA1=1 QC4=QA4=QD3=QA3=QC2=QA2=QA1=1 在51、53、55和57秒时，扬声器以512Hz音频鸣叫四次