电子测试课程设计数字电子钟

1、1.课程设计目的1、掌握数字电子钟的设计、组装与调试方法。2、了解数字钟的组成及工作原理。3、熟悉集成电路的使用方法。4、熟悉集成电路的引脚安排。5、掌握各芯片的逻辑功能及使用方法。6、了解面包板结构及其接线方法。7、提高电路布局布线及检查和排除故障的能力。2.课程设计题目描述和要求（1）设计一个有“时”、“分”、“秒”（12小时59分59秒）显示，且有校时功能的电子钟。（2）用中小规模集成电路组成电子钟，并在实验箱上进行组装、调试。（3）画出框图和逻辑电路图，写出设计、实验总结报告。（4）闹钟系统。整点报时。在59分51秒、53秒、55秒、57秒输出750hz音频信号，在59分59秒时输出1

2、000hz信号，音频持续1s，在1000hz荧屏结束时刻为整点。日历系统（选做）。3.课程设计报告内容3.1 设计部分3.1.1设计名称多功能数字钟电路3.1.2设计要求基本功能如下：1、 准确计时，以数字形式显示时、分、秒的时间。2、 小时的计时要求为“12翻1”，分和秒的计时要求为60进位。3、 校正时间。扩展功能如下：1、 定时控制。2、 仿广播电台正点报时。3、 报整点时数。4、 触摸报整点时数。3.1.3设计原理如图所示，数字钟电路系统有主体电路和扩展电路两大部分所组成。其中，主体电路完成数字钟的基本功能，扩展电路完成数字钟的扩展功能。该系统的工作原理是，振荡器产生稳定的高频脉冲信号

3、作为数字钟的时间基准，再经分频器输出标准秒脉冲。秒计数器计满60后向分计数器进位，分计数器计满60后向小时计数器进位，时计数器按照“12翻1”规律计数。计数器的输出经译码器送显示器，计时出现误差时可以用校时电路进行校时、校分、校秒。扩展电路必须在主体电路正常运行的情况下才能进行功能扩展。 图 多功能数字钟系统组成框图3.1.4设计内容（1） 振荡器的设计（2） 分频器的设计（3） 时分秒计数器的设计（4） 时分秒译码显示电路的设计（5） 60进制电路，12翻1电路设计（6） 校时电路设计（7） 定时电路的设计（8） 仿电台整点报时电路的设计3.1.5设计步骤 主体电路的设计与装调主体电路是由功

4、能部件或单元电路组成的。在设计这些电路或选择部件时，尽量选用同类型的器件，如所有功能部件都采用ttl集成电路或都采用cmos集成电路。整个系统所用的器件种类应尽可能少。下面介绍各功能部件与单元电路的设计。振荡器的设计振荡器是数字钟的核心。振荡器的稳定程度及频率的精确度决定了数字钟计时的准确程度。通常选用石英晶体构成振荡器电路。一般来说，振荡器的频率越高，计时精度越高。图为电子手表集成电路中晶体振荡器电路，常取晶振的频率为32768hz。因其内部有15级2分频集成电路，所以输出端正好可得到1hz的标准脉冲。如果精度要求不高也可以采用由集成逻辑门与rc组成的时钟源振荡器或由集成电路定时器555与r

5、c组成的多谐振荡器。这里采用555构成的多谐振荡器，设振荡频率f。=1khz，电路参数如图所示。分频器的设计分频器的功能主要有两个：一是产生标准秒脉冲信号;二是提供功能扩展电路所需要的信号，如仿电台报时用的1khz的高音频信号和500hz的低音频信号等。选用3片中规模集成电路计数器74ls90可以完成上述功能。因每片为1/10分频，3片级联则可获得所需要的频率信号，即第1片的q0端输出频率为500hz，第2片的q3端输出位10hz，第3片段q3端输出为1hz。如图所示。 图 分频器时分秒计数器的设计分和秒计数器都是模m=60的计数器，其计数规律为00-01-58-59-00，选74ls92作为

6、十位计数器，74ls90作为个位计数器，再将它们级联组成模数m=60的计数器。时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。选用74ls191和74ls74，如图所示。校时电路的设计当数字钟接通电源或者计时出现误差时，需要校正时间。校时是数字钟应具备的基本功能。一般电子表都具有时、分、秒等的校时功能。为使电路简单，本实验只进行小时和分的校时。对校时的要求是，在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数。校时方式有“快校时”和“慢校

7、时”两种，“快校时”是通过开关控制，使计数器对1hz的校时脉冲计数。“慢校时”是用手动产生单脉冲作为校时脉冲。图为校“时”、校“分”电路。其中s1为校“分”用的控制开关，s2为校“时”用的控制开关，他们的控制功能如表所示。校时脉冲采用分频器输出的1hz脉冲，当s1或s2分别为“0”时可进行“快校时”。如果校时脉冲由单次脉冲产生器提供，则可以进行“慢校时”。表 校时开关的功能表s2s1功能11计数10校分01校时需要注意的时，校时电路是由与非门构成的组合逻辑电路，开关s1或s2为“0”或“1”时，可能会产生抖动，接电容c1、c2可以缓解抖动。必要时还应将其改为去抖动开关电路。图为rs触发器防抖电

8、路。 功能扩展电路（1）定时控制电路 数字钟在指定的时刻发出信号，或驱动音响电路“闹时”，或对某装置的电源进行接通或断开“控制”。不管是闹时还是控制，都要求时间准确，即信号的开始时刻与持续时间必须满足规定的要求。例如要求上午7时59分发出闹时信号，持续时间为1分钟。因为7时59分对应数字钟的时个位计数器的状态为（q3 q2 q1 q0）h1=0111,分十位计数器的状态为（q3 q2 q1 q0）m2=0101，分个位计数器的状态为（q3 q2 q1 q0）m1=1001。若将上述计数器输出为“1”的所有输出端经过与门电路去控制音响电路，可以使音响电路正好在7点59分响，持续1分钟后（即8点时

9、）停响。所以闹时控制信号z的表达式为z=(q2 q1 q0)h1（q2 q0）m2(q3q0)m1m式中，m为上午的信号输出，要求m=1。如果用与非门实现上式所表示的逻辑功能，则可以将z进行布尔代数变换，即 实现上式的逻辑电路如图所示，其中74ls20为4输入二与非门，74ls03为集电极开路（oc门）的2输入四与非门，因oc门的输出端可以进行“线与”，使用时在它们的输出端与电源+5v端之间应接一电阻rl，取rl=3.3k。如果控制1khz高音和驱动音响电路的两级与非门也采用oc门，则rc的值应重新计算。由图可见上午7点59分时，音响电路的晶体管导通，则扬声器发出1khz的声音。持续1分钟到8

10、点整晶体管因输入端为“0”而截至，电路停闹。 （2）仿广播电台正点报时电路仿广播电台整点报时电路的功能要求是，每当数字钟计时快要到整点时发出声响，通常按照4低音1高音的顺序发出间断声响，以最后一声高音结束的时刻为整点时刻。设4声低音（约500hz）分别发生在59分51秒、53秒、55秒及57秒，最后一声高音（约1khz）发生在59分59秒，它们的持续时间均为1秒。如表所示。表 秒个位计数器的状态cp（秒）q3s1q2s1q1s1q0s1功能500000510001鸣低音520010停530011鸣低音540100停550101鸣低音560110停570111鸣低音581000停591001鸣高

11、音000000停由表可得 只有当分十位的q2m2 q0m2=11，分个位的q3m1q0m1=11，秒十位的q2s2q0s2=11及秒个位的q0s1=1时，音响电路才能工作。仿电台整点报时的电路如图所示。这里采用的都是ttl与非门，如果用其他器件，则报时电路还会简单一些。3.2调试部分3.2.1调试器材（1）七段显示器（共阴极） 6片（2）74ls48 6片（3）74ls90 12片（4）555集成芯片 1片（5）74ls10、74ls00 10片（6）74ls04 1片（7）74ls74 1片（8）电阻、电容、导线等 若干3.2.2调试要点在实验箱上组装电子钟时，器件管脚的连接一定要准确，“悬

12、空端”、“清零端”、“置1端”要正确处理。具体调试步骤和方法如下：（1）用示波器检测555振荡器的输出信号波形和频率，首先输出频率1khz，经一级分频输出500hz，最后输出1hz。（2）将1秒信号分别送入“时”，“分”，“秒”计数器，检查各级计数器的工作情况。（3）观察校时电路的功能是否满足校时要求。（4）当分频器和计数器调试正常后，观察电子钟是否满足正常地工作。3.2.3主体电路装调由图所示的数字钟系统组成框图按照信号的流向分级安装，逐级级联。这里的每一级是指组成数字钟的各功能电路。级联时如果出现时序配合不同步，或尖峰脉冲干扰，引起逻辑混乱，可以增加多级逻辑门来延时。如果显示字符变化很快，

13、模糊不清，可能是由于电源电流的跳变引起的，可在集成电路器件的电源端vcc加退耦滤波电容。通常用几十微法的大电容与0.01uf的小电容想并联。画数字钟的主体逻辑电路图。经过联调并纠正设计方案中的错误和不足之处后，再测试电路的逻辑功能是否满足设计要求。最后画出满足设计要求的总体逻辑电路图，如图所示。如果因实验器材有限，则其中秒计数器的个位和时计数器的十位可以采用发光二极管指示，因而可以省去2片译码器和2片数码显示器。图 数字钟的主体电路逻辑图3.2.4扩展电路装调 将两块面包板平行放置并对接，用红色电源线和黑色底线把两块板连接好，扩展电路接上喇叭和脉冲，再用不同颜色的导线将主体电路的时个位、分十位

14、、分个位、秒十位、秒个位与扩展电路相连。用校时电路调节到合适时刻，观测扩展电路功能是否实现。3.2.5调试结果 主体电路实现时钟的功能，即秒、分60进制，时12进制。扩展电路实现闹铃功能和整点报时功能。还可根据需要改变闹铃的时间。4.课程设计总结这次实验过程异常艰辛，但是在很多方面有所收获。 布局设计：要先根据主体电路图和扩展电路图想像各个元件的分布位置，哪块面包板该放哪些元件，如何最大限度利用面包板的空间，怎么样才能使走线明朗、简洁。布线工艺：一开始，我由于赶时间，没把线剪短，直接插在板子上，结果造成飞线过多，视觉上看起来像蜘蛛网，密密麻麻的。这样一来，非常难检查，而且由于导线是悬空的，稍微

15、一碰就可能接触不良。后来，我听从老师建议，把线都剪短了，但是由于没有预先设计，交叉线极多，甚至从芯片上走线。导线的颜色也应该选用不同颜色以便区分，比如地线用黑色，电源用红色，每个版块都用不同颜色。调试技巧：当我搭建主体电路时，分位不能进位到时位。经分析，时个位的计数器时钟肯定没有脉冲，随即检查到进位电路，把每个有关引脚的波形测试，结果在分十位的9脚电压很低。经推理，可能是某个与非门芯片电源没接上，然后我插紧每个芯片的电源，问题立马解决。在做整点报时电路时，喇叭一插上去就有杂音，一开始还以为电路接错了，后来经反复排查，依然无法解决。经同学指点，换了一个74ls00，杂音消失，整点报时成功。做防抖

16、电路时，也是换来多个芯片才做成功。所以，芯片质量好坏也是我们成功的重要因素。在测555振荡器输出波形时，要灵活调节扫描速度，若是1khz，则应选择500us，这样一个周期的波形应占2格，而输出是1hz的话，应选择200ms或500ms。一定要将所有电源线相连，所有地线相连。课本电路缺陷：译码显示电路没有与限流电阻串接，导致过亮容易烧毁，而且无法正确计数。改进方法是，把所有显示器的8脚或3脚用一根线连起来串一个51欧姆的电阻。其次，校时电路没有加装防抖开关，导致校时无法控制，跳得太快。改进方法是，通过与非门芯片加装一个rs去抖动开关，这样才能稳定校时电路。课题核心及使用价值：该课题用一个生活中的

17、实例展示了振荡电路、计数电路、译码电路的作用与衔接过程，揭示了电子钟内部电路图及其各部分的作用。我们通过此课题，结合本学期学习的模拟电子、数字电子技术的理论课知识，可以系统地学习电子设计与测试的流程、方法、原理，为我们以后设计更加专业、复杂的集成电路打下雄厚的基础。课程设计的经验：首先要感谢各位指导老师的培养，是他们为我们排忧解难，指点迷津。我最开始没有设计防抖电路，老师示意我加装一个才能调试好，我听从了老师的建议，在室友的帮助下，终于设计出该改进电路，攻下这个难关。其次要有一份完整的引脚电路图，这是有自己设计的，有了它可以方便布线，而且更重要的是容易查错。布线时要有一个先后顺序，即先接电源，

18、再接地线，最后接其他颜色的线，这样不容易掉线。芯片设计体会：在做闹时电路时，我们用到了74ls03芯片，为集电极开路（oc门）的2输入四与非门。oc门，又称集电极开路（漏极开路）与非门门电路，open collector（open drain）。为什么引入oc门？ 实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。因此，需要一种新的与非门电路-oc门来实现“线与逻辑”。 oc门主要用于3个方面： 1、 实现与或非逻辑，用做电平转换，用做驱动器。由于oc门电路的输出管的集电极悬空，使用时需外接一个上拉电阻rp到电源vcc。oc门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑应当足够大；从确保足够的驱动电流考虑应当足够小。 2、 线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现“and”的逻辑功能。在总线传输等实际应用中需要多个门的输出端并联连接使用，而一般ttl门输出端并不能直接并接使用，否则这些门的输出