第六章时序逻辑电路

1、第一节 概要1第一节 概要2一、时序逻辑电路的特点第一节 概要3组合逻辑电路组合逻辑电路存储电路存储电路1xixkq1qkz1ziy1y第一节 概要4CI COCLKC11DQ Qiaici-1cibis第一节 概要5二、 时序逻辑电路的功能描述组合逻辑电路组合逻辑电路存储电路存储电路1xixkq1qkz1ziy1y第一节 概要6三、时序逻辑电路的分类第一节 概要7第一节 概要8第一节 概要9一、同步时序逻辑电路的分析方法第一节 概要10第一节 概要11第一节 概要121Q1Q 1J1KC 12Q2Q 1J1KC 13Q3Q 1J1KC 1 &1FF2FF3FFYCLK第一节 概要131232

2、1312()JQQJQJQ Q 1213321()KKQ QKQ *QJQK Q32QQY *1231*212132*312323()QQQQQQQQQQQQQQQQ 1Q1Q 1J1KC 12Q2Q 1J1KC 13Q3Q 1J1KC 1 &1FF2FF3FFYCLK第一节 概要14000011110011001101010101000111000110010010101000000000113Q2Q1Q*3Q*2Q*1QY01234567010000111010001100101001010100100000001010CLK的顺序的顺序Y1Q3Q2Q电路状态转换表的另一种形式电路状态转换

3、表的另一种形式画出电路的状态转换表画出电路的状态转换表*1231*212132*312323()QQQQQQQQQQQQQQQQ 第一节 概要1501234567010000111010001100101001010100100000001010CLK的顺序的顺序Y1Q3Q2Q电路状态转换表的另一种形式电路状态转换表的另一种形式123QQQ/Y000001111110101100010011/0/0/0/0/0/0/1/1根据电路的状态转换表可获得状态转换图根据电路的状态转换表可获得状态转换图一个无效状态一个无效状态111，其余七个为有效状态。，其余七个为有效状态。第一节 概要161QY3Q2

4、QCLK0000ttttt0电路逻辑功能：电路逻辑功能：七进制加法计数器。七进制加法计数器。123QQQ/Y000001111110101100010011/0/0/0/0/0/0/1/1由电路的状态转换图画出时序图由电路的状态转换图画出时序图第一节 概要17=1=11DC11DC1YACLK1FF2FF1Q1Q 2Q2Q 第一节 概要1811212DQDAQQ 12121212() () )YA Q QAQ QA Q QAQ Q *111*2212QDQQDAQQ =1=11DC11DC1YACLK1FF2FF1Q1Q 2Q2Q 第一节 概要19 0001/011/101 0110/000/

5、0 1100/110/0 1011/001/0AY2Q1Q*2Q*1Q电路的状态转换表电路的状态转换表12QQYA/00010/00/100010/10/01/01/10/10/012121212() () )YA Q QAQ QA Q QAQ Q *111*2212QDQQDAQQ 第一节 概要20二、异步时序逻辑电路的分析方法1JC11K1JC11K1JC11K1JC11K0FF1clk0Q1FF2clk1Q2FF2Q3clk3FF3Q 3Q0clkC第一节 概要210013223121,1,JKJQJKJQ Q 1131 KK*000*1311*222*31233QQCLKQQ QCLK

6、QQCLKQQ Q QCLK 30QQC 0CLKCLK 10CLKQ 21CLKQ 30CLKQ 1JC11K1JC11K1JC11K1JC11K0FF1clk0Q1FF2clk1Q2FF2Q3clk3FF3Q 3Q0clkC第一节 概要22 0 1 2 3 4 5 6 7 8 910000000001100000111100000110011000010101010100010101010100001000100001010101010111111111100000000010触发器状态触发器状态时钟信号时钟信号输出输出 的顺序的顺序0cp3cp0Q1Q2Q3Q0cpC2cp1cp30QQ

7、C 0CLKCLK 10CLKQ 21CLKQ 30CLKQ *000*1311*222*31233QQCLKQQ QCLKQQCLKQQ Q QCLK 第一节 概要23 1110 0000 1111 0011 0010 0001 1000 1001 0101 0100 0110 0111 1100 1101 101010110/0/1/1/0/0/0/0/0/0/1/0/0/0/1/0/0123QQQQC/30QQC *000*1311*222*31233QQCLKQQ QCLKQQCLKQQ Q QCLK 第一节 概要24第一节 概要25第一节 概要26一、寄存器和移位寄存器第一节 概要2

8、700111DC1R1DC1R1DC1R1DC1RDRCLK3D2D1D0D3Q 3Q2Q 2Q1Q1Q0Q 0Q74LS175的逻辑电路的逻辑电路第一节 概要2800111DC1R1DC1R1DC1R1DC1RDRCLK3D2D1D0D3Q 3Q2Q 2Q1Q1Q0Q 0Q74LS175的逻辑电路的逻辑电路第一节 概要2900111DC1R1DC1R1DC1R1DC1RDRCLK3D2D1D0D3Q 3Q2Q 2Q1Q1Q0Q 0Q74LS175的逻辑电路的逻辑电路第一节 概要30第一节 概要31第一节 概要32012340101101011001010000100010CLK的顺序的顺序输

9、入输入ID0Q1Q2Q3Q1111111DC11DC11DC11DC1CLKID0FF0Q1FF1Q2FF3FF2Q3QOD第一节 概要33并行数据输出并行数据输出1SDRCLKIRDILDQ0Q1Q2Q33D2D1D0D0S74LS1941S0SDRCLK 0101 0011011110S1SDR工作状态工作状态双向移位寄存器双向移位寄存器 74LS194A的的功能表功能表 置零置零保持保持右移右移左移左移并行输入并行输入第一节 概要341SDRCLKIRDILD0Q1Q2Q3Q3D2D1D0D0S74LS1941SDRCLKIRDILD0Q1Q2Q3Q3D2D1D0D0S19474LS1S

10、0SDRCLK并行数据输出并行数据输出并行数据输入并行数据输入右移串右移串行输入行输入左移串左移串行输入行输入第一节 概要350D1D2D3D3D2D1D0D1Q0Q3Q2Q0D1D3D2D0Q1Q2Q3Q0A1A2A3A1B2B3B0B0D1D2D3D0Q1Q2Q3Q0Q1Q2Q3Q0B1B2B3B0A1A2A3ACP2CLK1CLKCPCPCPCOCICOCI0S1S2S3S0S1S3S2S0S1SDRIRD0S1SDRIRD3y1y0y2y7y5y4y6yC0S1S1n3n0n2n1m3m0m2m)(M11)(Y)(Y)(N74LS1941S0SIRDDR74LS1941S0SDRIRD

11、742837428374LS19474LS194输输出出低低位位输输出出高高位位例例6.3.1 : 分析下图电路的逻辑功能分析下图电路的逻辑功能28 NMY第一节 概要36二、计数器在数字电路中，在数字电路中，把记忆输入把记忆输入CP脉冲个数的操作叫做脉冲个数的操作叫做计数计数，能够实现计数操作的电子电路称为能够实现计数操作的电子电路称为计数器计数器。 计数器计数器是种类最多、应用最广、最典型的时序电路。是种类最多、应用最广、最典型的时序电路。 第一节 概要37第一节 概要38第一节 概要39121010iiiijjTQQQ QQ ) 1, 2 , 1( ni10 T第一节 概要403210Q

12、QQQC 10 T01QT 102QQT 2103QQQT *00QQ *10101QQ QQ Q*2012012()QQ Q QQ QQ*301230123()QQ Q Q QQ Q QQ用用T触发器构成的触发器构成的4位同步二进制加法计数器位同步二进制加法计数器K1C11J1KC11J1KC11J1KC11J1Q0Q2Q3QC3G3FF2G1GCLK10 T1T2T0FF1FF2FF计数脉冲计数脉冲3T第一节 概要410 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 1600000000111111110000011110000111100011001100110

13、0110010101010101010100 1 2 3 4 5 6 7 8 9 101112131415000000000000000010计数计数顺序顺序 等效等效 十进制数十进制数进位输出进位输出 电电 路路 状状 态态3Q2Q1Q0QC3210QQQQC *00QQ *10101QQ QQ Q*2012012()QQ Q QQ QQ*301230123()QQ Q Q QQ Q QQ第一节 概要420123QQQQC/4位同步二进制加法计数器的状态转换图位同步二进制加法计数器的状态转换图01000/0/0/0/0/0/0/0/0/0/1/0/0/0/0/0/00110101011011

14、1111101101110010111010100110000010000100000111第一节 概要43EPDRC0Q1Q2Q3Q3D2D1D0DCLKETLD741614位同步二进制加法计数器位同步二进制加法计数器74161 附加功能：附加功能：异步清零异步清零、同步置数同步置数、保持保持第一节 概要44置置 零零预置数预置数保保 持持保持（但保持（但C=0）计计 数数01111011101101 CLKDR LD EPET工作状态工作状态 4位同步二进制计数器位同步二进制计数器74161的功能表的功能表异步清零异步清零同步置数同步置数74161的符号的符号EPDRC0Q1Q2Q3Q3D

15、2D1D0DCLKETLD74161第一节 概要45同步清零同步清零同步置数同步置数74163的符号的符号EPDRC0Q1Q2Q3Q3D2D1D0DCLKETLD74163置置 零零预置数预置数保保 持持保持（但保持（但C=0）计计 数数01111011101101 CLKDR LD EPET工作状态工作状态 4位同步二进制计数器位同步二进制计数器74163的功能表的功能表第一节 概要46 RD S CLK 工作状态工作状态 备备 注注 1 清清 零零 0 1 加计数加计数 上升沿有效上升沿有效 0 0 加计数加计数 下降沿有效下降沿有效 0 0 保保 持持 0 1 保保 持持 CC4520的

16、功能表的功能表2. CC4520S 既是使能端，也可以作为计数脉冲输入端。既是使能端，也可以作为计数脉冲输入端。CLK 既是计数脉冲输入端，也可以作为使能端。既是计数脉冲输入端，也可以作为使能端。RD 是清零端。是清零端。 是用是用T触发器组成的触发器组成的4位二进制同步加法计数器，位二进制同步加法计数器，属于属于CMOS集成电路集成电路 。第一节 概要47100101101ICLKS LD /UD 工作状态工作状态预置数预置数保持保持减法计数减法计数加法计数加法计数 74LS191的功能表的功能表74LS193是双时钟同步十六进制加是双时钟同步十六进制加/减计数器，减计数器，具有异步置零和预

17、置数功能。具有异步置零和预置数功能。第一节 概要48302103QQQQQT *00*1031031*2012012*3012033012033()()()()QQQQ Q QQ QQQQ Q QQ QQQQ Q QQ Q QQ Q QQ QQ 10 T103TQ Q 102QQT 30QQC 1KC11J1KC11J1KC11J1KC11J1Q0Q2Q3QC3G3FF2G1GCLK10 T1T2T0FF1FF计数脉冲计数脉冲3T2FF第一节 概要490 1 2 3 4 5 6 7 8 9 10 0 1 2 0 1 2 0 1 200000000110110110110000011110000

18、0111111000110011000111000111010101010100100100100 1 2 3 4 5 6 7 8 9 0 10 11 6 12 13 4 14 15 200000000010010010010计数计数顺序顺序等效十等效十进制数进制数输输 出出电电 路路 状状 态态C3Q2Q1Q0Q同步十进制计数器的状态转换表同步十进制计数器的状态转换表30QQC *00*1031031*2012012*3012033012033()()()()QQQQ Q QQ QQQQ Q QQ QQQQ Q QQ Q QQ Q QQ QQ 第一节 概要50同步十进制计数器的状态转换图同步

19、十进制计数器的状态转换图00000010000101010100001111101111110011011010101110001001011101100123QQQQ74160是中规模集成的同步十进制加法计数器，是中规模集成的同步十进制加法计数器， 功能表与功能表与74161相同，只是计数长度不同相同，只是计数长度不同 。第一节 概要51异步计数器做加异步计数器做加 1 计数时计数时, ,采取从低位到高位逐位进位的方式工作。采取从低位到高位逐位进位的方式工作。因此，其中的各个触发器不是同步翻转的。因此，其中的各个触发器不是同步翻转的。 若使用下降沿触发的若使用下降沿触发的T触发器组成计数器，

20、触发器组成计数器，只要将低位触发器的只要将低位触发器的Q端端, ,接至高位触发器的时钟输入端就可以接至高位触发器的时钟输入端就可以 。只要将低位触发器的只要将低位触发器的 Q 端端, ,若使用上升沿触发的T触发器组成计数器，接至高位触发器的时钟输入端就可以。接至高位触发器的时钟输入端就可以。第一节 概要522()CLK1()CLKO02Q1QOO0Q0CLKpdtpdtpdttttt1KC11J1KC11J1KC11J0Q1Q2Q10CLK0FF1FF2FF1CLK2CLK下降沿动作的异步二进制加法计数器下降沿动作的异步二进制加法计数器第一节 概要531KC11J1KC11J1KC11J0Q1

21、Q2Q10CLK1CLK2CLK下降沿动作的异步二进制减法计数器下降沿动作的异步二进制减法计数器0O2Q1QOO0Q0CLKpdtpdtpdttttt第一节 概要541KC11J1KC11J1KC11J0Q1Q2Q0CLK0FF1FF2FF1KC11J3Q3FF & 计数脉冲计数脉冲111 KJ23JQ 12 K133 KJ124QQJ 14 K*4214QQ Q Q *232QQ Q *11QQ *33QQ CP0下降沿下降沿Q0下降沿下降沿Q1下降沿下降沿Q0下降沿下降沿第一节 概要551KC11JSR0FF1KC11JR2FF1KC11JR1FF1KC11JSR3FF11&02R01R1

22、CLK0CLK92S91S0Q1Q2Q3Q二二五五十进制异步计数器十进制异步计数器74LS290的逻辑图的逻辑图CLK0 输入输入 Q0 输出，二进制计数器。输出，二进制计数器。CLK1 输入输入 Q1 Q2Q3 输出，五进制计数器。输出，五进制计数器。CLK1接接Q0 Q0 Q1 Q2Q3输出，十进制计数器。输出，十进制计数器。置置9输入输入端端置置0输入输入端端第一节 概要56三. 任意进制计数器的构成方法第一节 概要57S0S1S2S3SM-2SMSN-3SM-1SN-2SN-1S0SiSi+1Si+2SjSN-3Sj-1SN-2SN-1N-M个个状态状态第一节 概要581CLK计数输入

23、计数输入用置零法将用置零法将74LS160接成六进制计数器接成六进制计数器00000010000101010100001111101111110011011010101110001001011101100123QQQQ74160的状态转换图的状态转换图D3210()RQ Q Q Q 0DEPDRC0Q1Q2Q3Q3D2D1DCLKETLD74160G1进位输出进位输出第一节 概要591G3GEPC0Q1Q2Q3Q3D2D1D0DCLKET741602G1CLK1计数输入计数输入进位输出进位输出QQDRLD第一节 概要60（a）置入）置入 0000000000100001010101000011

24、11101111110011011010101110001001011101100123QQQQ74160的状态转换图的状态转换图20()LDQ Q 3210()LDQ Q Q Q EPC0Q1Q2Q3Q3D2D1D0DCLKET74160G1CLK1计数计数 输入输入进位进位 输出输出DRLD第一节 概要61CLK计数计数输入输入进位进位输出输出（b）置入 1001 00000010000101010100001111101111110011011010101110001001011101100123QQQQ74160的状态转换图的状态转换图2LDQ EPDRC0Q1Q2Q3Q3D2D1D0

25、DCLKETLD74160G11第一节 概要62第一节 概要63例例6.3.3电路的并行进位方式电路的并行进位方式进位输出进位输出CLK计数输入计数输入11EPDRC0Q1Q2Q3Q3D2D1D0DCLKETLD74160 (1)1EPDRC0Q1Q2Q3Q3D2D1D0DCLKETLD74160 (1)第一节 概要64两片两片7416074160的的EP和和ET恒为恒为1 1，都工作在计数状态。，都工作在计数状态。1但这种接法下两片但这种接法下两片7416074160不是同步工作的。不是同步工作的。在在N1 1、N2 2 不等于不等于N 时，可以先将两个时，可以先将两个N 进制计数器，进制计

26、数器，分别接成分别接成 N1 进制计数器和进制计数器和 N2 2 进制计数器，进制计数器，然后再以并行进位方式将它们连接起来。然后再以并行进位方式将它们连接起来。1CLK1计数输入计数输入EPDRC0Q1Q2Q3Q3D2D1D0DCLKETLD74160 (1)11进位输出进位输出EPDRC0Q1Q2Q3Q3D2D1D0DCLKETLD74160 (2)第一节 概要65第一节 概要661CLK1计数输入计数输入1EPCDR0Q1Q2Q3Q3D2D1D0DCLKETLD74160 (1)CLKCDR0Q1Q2Q3Q3D2D1D0DEPETLD74160 (2) 例6.3.4电路的整体1G2G进位

27、输出进位输出第一节 概要671CLK1计数输入计数输入进位输出进位输出 例例6.3.4电路的整体置数方式电路的整体置数方式G1EPCDR0Q1Q2Q3Q3D2D1D0DCLKETLD74160 (1)EPCDR0Q1Q2Q3Q3D2D1D0DCLKETLD74160 (2)第一节 概要681DC10FF1DC11FF1DC12FF1DC13FF0D1D2D3D0Q1Q2Q3QCLK 环形计数器电路环形计数器电路0123QQQQ四、 移位寄存器型计数器第一节 概要691DC10FF1DC11FF1DC12FF1DC13FF0D1D2D3D0Q1Q2Q3Q CLK 扭环形计数器电路扭环形计数器电路

28、32103QQQQQ第一节 概要70五、顺序脉冲发生器第一节 概要71D1C1D1C1D1C1D1C1第一节 概要72DR LD S3 S2 ()CP Y3Y2 Y1 Y0 Y7 Y6 Y5 Y4 3P 2P 1P 0P 7P 5P 6P 4P 第一节 概要73六、序列信号发生器第一节 概要74DR LD Y 第一节 概要75第一节 概要76第一节 概要77一、同步时序逻辑电路的设计方法第一节 概要780S1S2S3S4S12S11S10S5S6S7S9S8S0/0/0/0/0/0/0/0/0/0/0/0/1/第一节 概要790000000011111000001111000010001100

29、1100110001010101010100000000000000100 1 2 3 4 5 6 7 8 9 1011120 等效十进制数进位输出状态变化顺序状 态 编 码C3Q2Q1Q0Q0S2S1S3S4S5S6S7S8S9S10S11S12S0S 例6.4.1电路的状态转换表第一节 概要800/00010/00100/01000/00110/01110/10110/10000/01100/01011/00000/10010/10100/1100 / / /000111100001111010Q Q32Q Q*3210(/)Q Q Q QC的卡诺图000100101100132Q Q10

30、Q Q0000011110011110*3Q010001010101032Q Q10Q Q0000011110011110*2Q*332210QQ QQ Q Q *2321320210QQ Q QQ Q QQ Q Q第一节 概要810000111000111000001111001111032Q Q10Q Q*1Q1101000000111000001111001111032Q Q10Q Q*0Q*11010QQ QQ Q*03020QQ QQ Q 0/00010/00100/01000/00110/01110/10110/10000/01100/01011/00000/10010/10100

31、/1100 / / /000111100001111010Q Q32Q Q*3210(/)Q Q Q QC的卡诺图第一节 概要820010000000000000001111001111032Q Q10Q QC23QQC 0/00010/00100/01000/00110/01110/10110/10000/01100/01011/00000/10010/10100/1100 / / /000111100001111010Q Q32Q Q*3210(/)Q Q Q QC的卡诺图第一节 概要83*33221033210323*20123102*10101*032003200()()()() )(

32、)1()1QQ QQ Q Q QQQ Q Q QQ QQQ Q QQQ QQQQ QQ QQQQ QQQ QQQ 321021010032,() ,JQ Q QJQ QJQJQ Q 322310100() )1KQKQ Q QKQK 第一节 概要84321021010032,() ,JQ Q QJQ QJQJQ Q 322310100() )1KQKQ Q QKQK 十进制同步计数器电路1JC11K1JC11K1JC11K1JC11K& &10FF1FF2FF3FF0Q1Q2Q3Q3QCCLK1第一节 概要85XS*/SY0S1S2S3S010/0S0/1S0/0S0/0S0/0S0/2S1

33、/3S1 /3S例6.4.2的状态转换表第一节 概要860S1S2S3S0/00/10/00/00/01/11/10/1YX /例6.4.2的状态转换图XS*/SY0S1S2S3S010/0S0/1S0/0S0/0S0/0S0/2S1 /3S1 /3S例6.4.2的状态转换表第一节 概要870S1S2S3S0/00/10/00/00/01/11/10/1YX /例6.4.2的状态转换图第一节 概要880S1S2S0/00/00/10/01/10/1YX /化简后的例6.4.2的状态转换图0/000/000/001/100/100/01 / /000111100110Q QX*10(/)Q QY的卡诺图第一节 概要89*1101011011*010100()()()1QXQXQXQXQ QQXQ QXQQXQ QXQ QQ 1001,JXQJXQ 101KXK 1XQY 11010010()DXQXQX Q QDXQ Q 0/000/000/001/100/100/