第七章 几种常用的时序逻辑电路试题及答案

1、第七章 几种常用的时序逻辑电路一、填空题1.（9-1易）与组合逻辑电路不同，时序逻辑电路的特点是：任何时刻的输出信号不仅与_有关，还与_有关，是_（a.有记忆性b.无记忆性）逻辑电路。2.（9-1易）触发器是数字电路中_（a.有记忆b.非记忆）的基本逻辑单元。3.（9-1易）在外加输入信号作用下，触发器可从一种稳定状态转换为另一种稳定状态，信号终止，稳态_（a.不能保持下去b. 仍能保持下去）。4.（9-1中）jk触发器是_（a.cp为1有效b.cp边沿有效）。5.（9-1易）是_触发器的特性方程。6.（9-1中）是_触发器的特性方程，其约束条件为_。7.（9-1易）是_触发器的特征方程。8.

2、 （9-1中）在t触发器中，若使t=_，则每输入一个cp，触发器状态就翻转一次，这种具有翻转功能的触发器称为触发器，它的特征方程是_。9.（9-1难）我们可以用jk触发器转换成其他逻辑功能触发器，令_，即转换成t触发器；令_，即转换为触发器；令_，即转换成d触发器。10.（9-1难）我们可以用d触发器转换成其他逻辑功能触发器，令_，即转换成t触发器；令_，即转换为触发器。11.（9-2易）寄存器存放数据的方式有_和_；取出数据的方式有_和_。12.（9-2易）寄存器分为_寄存器和_寄存器。13.（9-2中）双拍工作方式的数码寄存器工作时需_。14.（9-3易）按计数器中各触发器翻转时间可分为_

3、，_。15.（9-3中）74ls161是_（a.同步b.异步）二进制计数器。它具有_，_，_和计数等四种功能。16.（9-3中）74ls290是_（a.同步b.异步）非二进制计数器。17.（9-3中）在计数过程中，利用反馈提供置数信号，使计数器将指定数置入，并由此状态继续计数，可构成n进制计数器，该方法有_置数和_置数两种。18.（9-3中）将模为m和n的两片计数器_（a.串接b.并接），可扩展成_进制的计数器。19.（9-1易）触发器有_个稳定状态，所以也称_。20.（9-2中）74ls194是_寄存器。二、选择题1.（9-1易）q=1，称为触发器的（ ）。 a.1态 b.0态 c.稳态 d

4、.暂稳态2（9-1中）在下列触发器中，有约束条件的是（ ）。 a.jk触发器 b.d触发器 c.同步rs触发器 d.t触发器3（9-1易）一个触发器可记录一位二进制代码，它有（ ）个稳态。a.0 b.1 c.2 d.3 4（9-1易）存储8位二进制信息要（ ）个触发器。a.2 b.4 c.8 d.165（9-1中）对于t触发器，若原态qn=0，欲使新态qn+1=1，应使输入t=（ ）。a.0 b.1 c.q d.以上都不对6（9-1中）对于t触发器，若原态qn=1，欲使新态qn+1=1，应使输入t=（ ）。a.0 b.1 c.q d.以上都不对 7（9-1中）对于d触发器，欲使qn+1=qn，

5、应使输入d=（ ）。a.0 b.1 c.q d.8（9-1中）对于jk触发器（特性方程），若j=k，则可完成（ ）触发器的逻辑功能。a.rs b.d c.t d.t9（9-1中）欲使jk触发器（特性方程）按qn+1=qn工作，不可使jk触发器的输入端（ ）。a.j=k=1 b.j=q,k= c. j=0,k= d.j=q,k=0 10（9-1中）欲使jk触发器（特性方程）按qn+1=n工作，可使jk触发器的输入端（ ）。a.j=k=0 b. j=1,k=q c.j=k=, d.j=q,k=0 11（9-1中）欲使jk触发器（特性方程）按qn+1=0工作，可使jk触发器的输入端（ ）。a.j=k

6、=0 b.j=q,k=0 c.j=q,k=1 d.j=k=1 12（9-1中）欲使jk触发器（特性方程）按qn+1=1工作，可使jk触发器的输入端（ ）。a.j=k=1 b.j=k=0 c.j=k=q d. j=,k=013（9-1中）欲使d触发器按qn+1=n工作，应使输入d=（ ）。a.0 b.1 c.q d.14（9-1中）下列触发器中，不能在cp上升/下降沿翻转从而克服了空翻现象的是（ ）。a.边沿d触发器 b.基本rs触发器c.jk触发器 d.t触发器15（9-1中）下列触发器中，没有约束条件的是（ ）。a.基本rs触发器 b.主从rs触发器 c.同步rs触发器 d.边沿d触发器16

7、（9-1易）描述触发器的逻辑功能的方法没有（ ）。a.状态转换真值表 b.特性方程 c.状态转换图 d.触发脉冲信号17（9-1难）为实现将jk触发器转换为d触发器，应使（ ）。a.j=d,k= b. k=d,j= c.j=k=d d.j=k=18.（9-1中）d触发器是一种（ ）稳态电路。a.无 b.单 c.双 d.多 19.（9-2中）实验中用的功能较强的74ls194是（ ）。 a.右移寄存器b.左移寄存器c.双向移位寄存器d.数码寄存器20.（9-3难）集成同步二进制计数器74ls161不具有_功能。a置数 b保持 c清零 d锁存三、判断题1. （9-1易）时序逻辑电路的特点是任何时刻

8、的输出信号仅与电路原来状态有关。 （ ）2.（9-1易）触发器是数字电路中具有记忆功能的基本逻辑单元。（ ）3.（9-1易）触发器输出端有两个稳定状态，即0态和1态。（ ）4.（9-1易）触发器也称单稳态触发器。 （ ）5.（9-1易）触发器的外加输入信号终止后，稳态仍能保持下去。（ ）6.（9-3中）74ls163是4位二进制异步计数器。 （ ）7.（9-1中）边沿触发器的状态变化发生在cp上升沿或下降沿到来时刻，其他时间触发器状态均不变。 （ ）8.（9-1易）jk触发器属于边沿触发器，cp上升沿或下降沿时有效。 （ ）9.（9-1中）令j=k=t=1，可将jk触发器转换成t触发器。 （

9、）10.（9-2中）寄存器存放数据的方式只有并行一种。 （ ）11.（9-2易）寄存器取出数据的方式有并行和串行输出两种。（ ）12.（9-3易）计数器可用于累计输入脉冲个数，分频，定时，执行数字运算等，应用广泛。 （ ）13.（9-3中）74ls161是集成同步二进制计数器。 （ ）14.（9-1中）基本rs触发器的约束条件是。 （ ）15.（9-3中）反馈清零法是在计数过程中利用某个中间状态反馈到清零端，迫使计数器返回到0，再重新开始计数。 （ ）四、简答题1.（9-1易）图示是用与非门组成的基本rs触发器试根据其特性表，并写出特性方程和约束条件。 功能0 00 001不定不定不允许0 1

10、0 10100置01 01 00101置11 11 10101保持2.（9-1中） 用jk触发器（特性方程）可以转换成其他逻辑功能触发器，适当连接给出的jk触发器的输入端分别将其转换成：1）.t触发器（）2）.t触发器（）3）.d触发器（） 3.（9-1中）写出jk触发器，t触发器，t触发器，d触发器的特性方程。4.（9-3中）同步计数器的同步是指什么？5.（9-3易）将两个二输入与非门的输出接回到对方的输入之一，则可组成什么触发器？试列出其特性表6（9-1中）基本rs触发器如图所示，试画出q对应和的波形（设q的初态为0）。7.（9-1难）同步rs触发器（cp=1时r和s信号有效且等同与基本r

11、s触发器）如图所示，试画出q对应r和s的波形（设q的初态为0）。8.（9-1中）用2个或非门也可以组成基本rs触发器。1).试画出逻辑电路。2).试列出其特性表。9.（9-1中）已知cp、d的波形如图题5-6，试画出高电平有效和上升沿有效d触发器q的波形（设q的初态为0）。10.（9-1难*）设图中的触发器的初态均为0，试画出q端的波形。11.（9-1难）设图中的触发器的初态均为0，试画出对应a、b的x、y的波形。12.（9-1中）基本rs触发器的特性方程是：，d触发器的特性方程是，比较这两个方程，试将基本rs触发器转换为d触发器。13.（9-1中）由或非门组成的基本rs触发器输入波形如图所试

12、，试画出输出q和端的波形。设触发器的初始状态为q=0。 14.（9-1难）同步d触发器（，cp上升沿有效，cp=1时有效）的输入波形如图所示，试画出输出q和的波形。设触发器的初始状态为q=0。 15.（9-1难） ttl边沿jk触发器如图(a)所示，输入cp、j、k端的波形如图(b)所示，试对应画出输出q和端的波形。设触发器的初始状态为q=0。16.（9-1难）电路如图(a)所示，输入cp、a、b的波形如图（b）所示，试画出q和端的输出波形。设触发器的初始状态为q=0。17.（9-1难*）如图所示各边沿d触发的初始状态都为0，试对应输入cp波形画出q端的输出波形。18.（9-1难*）如图所示各

13、边沿jk触发器的初始状态都为1，试对应cp波形画出q端的输出波形（）。19.（9-1难）下降沿触发的边沿jk触发器的输入cp、j、k和rd端的波形如图所示（），为异步置0端，低电平有效。试画出输出q端的波形。设触发器的初始状态q=0，且。20.（9-3中）我们经常要对计数器电路进行分析。当给你一个逻辑电路的实例时，大体分析步骤如何？21.（9-1难）电路如图(a)所示，输入时钟脉冲cp如图(b)所示，试画出输出q0和q1端的波形。设触发器的初始状态q0=q1=0。22.（9-2易）移位寄存器有哪几种？24.（9-3难）图示是用反馈同步置数法构成的n进制计数器，是多少进制？27.（9-1中）试用

14、d触发器转换成t触发器，并画出电路图。五、计算题1.（9-1难）试分析图所示的时序电路1）.写出驱动方程2）.写出状态方程3）.列出状态转换表4）.画出状态转换图5）.说明其逻辑功能2.（9-3难）74ls163是4位二进制同步计数器（同步清零），试分析图示电路是几进制计数器。3.（9-3难）74ls163是4位二进制同步计数器（同步清零），试分析图示电路是几进制计数器。 4.（9-3中）74ls161是同步二进制计数器，异步反馈清零。试回答下面的计数器构成了几进制？1). 2).第七章 几种常用的时序逻辑电路一、选择题1. 当时的输入信号，电路原来状态，a2. a3. b4. b5. jk6

15、. 基本rs，（rs=0）7. t8. 1，9. j=k=t；j=k=t=1；j=d，k=10. ；11. 并行，串行；并行输出，串行输出12. 数码，移位13. 清零14. 同步计数器，异步计数器。15. a，清零，置数，保持16. b17. 异步，同步。18. a，m*n19. 2，双稳态触发器20. 双向移位二、判断题1. b2. c3. c4. d5. b6. a7. c8. c9. a10. b11. c12. d13. d14. b15. d16. d17. a18. c19. c20. d三、判断题1.错2.对3.对4.错5.对6.错7.对8.对9.错10.错11.对12.对13

16、.对14.错15.对四、简答题1.（9-1易）图示是用与非门组成的基本rs触发器试根据其特性表，并写出特性方程和约束条件。 功能0 00 001不定不定不允许0 10 10100置01 01 00101置11 11 10101保持参考答案：特征方程：，约束条件：2.（9-1中） 用jk触发器（特性方程）可以转换成其他逻辑功能触发器，适当连接给出的jk触发器的输入端分别将其转换成：1）.t触发器（）2）.t触发器（）3）.d触发器（） 参考答案： 3.（9-1中）写出jk触发器，t触发器，t触发器，d触发器的特性方程。参考答案：jk触发器特性方程：t触发器特性方程：t触发器特性方程：d触发器特性

17、方程：4.（9-3中）同步计数器的同步是指什么？参考答案：所谓同步指组成计数器的所有触发器共用一个时钟脉冲，使应该翻转的触发器在时钟脉冲作用下同时翻转，并且该时钟脉冲即输入的计数脉冲。5.（9-3易）将两个二输入与非门的输出接回到对方的输入之一，则可组成什么触发器？试列出其特性表参考答案：基本rs触发器。 功能0 00 001不定不定不允许2 10 10100置03 01 00101置11 11 10101保持6（9-1中）基本rs触发器如图所示，试画出q对应和的波形（设q的初态为0）。参考答案：7.（9-1难）同步rs触发器（cp=1时r和s信号有效且等同与基本rs触发器）如图所示，试画出q

18、对应r和s的波形（设q的初态为0）。参考答案：8.（9-1中）用2个或非门也可以组成基本rs触发器。1).试画出逻辑电路。2).试列出其特性表。参考答案：1）.逻辑电路：2).特性表：r s 0 0 0 1 1 1 0 0 1 1 不定 9.（9-1中）已知cp、d的波形如图题5-6，试画出高电平有效和上升沿有效d触发器q的波形（设q的初态为0）。参考答案：10.（9-1难*）设图中的触发器的初态均为0，试画出q端的波形。参考答案：11.（9-1难）设图中的触发器的初态均为0，试画出对应a、b的x、y的波形。参考答案：根据，可画出电路波形：12.（9-1中）基本rs触发器的特性方程是：，d触发

19、器的特性方程是，比较这两个方程，试将基本rs触发器转换为d触发器。参考答案：d=1时，等同于s=1,r=0；d=0时，等同于s=0,r=1；可见，让s=d,r=,即可。13.（9-1中）由或非门组成的基本rs触发器输入波形如图所试，试画出输出q和端的波形。设触发器的初始状态为q=0。 参考答案：输出q和端的波形如图，当输入r、s都为高电平时，输出q和都为低平。工作时，这种情况不允许存在。图中斜线部分为输出不定状态。14.（9-1难）同步d触发器（，cp上升沿有效，cp=1时有效）的输入波形如图所示，试画出输出q和的波形。设触发器的初始状态为q=0。参考答案：输出q和端的波形如图所示。 15.（

20、9-1难） ttl边沿jk触发器如图(a)所示，输入cp、j、k端的波形如图(b)所示，试对应画出输出q和端的波形。设触发器的初始状态为q=0。参考答案：该题为下降沿触发有效的边沿jk触发器，根据cp下降沿到来前一瞬间的j、k输入状态，决定输出状态。输出q和端的波形如图所示。16.（9-1难）电路如图(a)所示，输入cp、a、b的波形如图（b）所示，试画出q和端的输出波形。设触发器的初始状态为q=0。参考答案：图 (a)，为上升沿触发有效的d触发器，由于d=，因此a、b中有0时，d=1，a、b全1时，d=0。根据cp上升沿到来前一瞬间d的输入状态确定输出状态，q和端的输出波形如图所示。17.（

21、9-1难*）如图所示各边沿d触发的初始状态都为0，试对应输入cp波形画出q端的输出波形。参考答案：根据d端的输入信号和时钟脉冲cp的出发边沿画各d触发器输出q端的波形，如图所示。18.（9-1难*）如图所示各边沿jk触发器的初始状态都为1，试对应cp波形画出q端的输出波形（）。参考答案：根据jk触发器j、k端的输入信号和时钟脉冲cp的触发边沿画出各个jk触发器输出q端的波形，如图所示。19.（9-1难）下降沿触发的边沿jk触发器的输入cp、j、k和rd端的波形如图所示（），为异步置0端，低电平有效。试画出输出q端的波形。设触发器的初始状态q=0，且。参考答案：边沿jk触发器输出q端的波形如图所

22、示。 20.（9-3中）我们经常要对计数器电路进行分析。当给你一个逻辑电路的实例时，大体分析步骤如何？参考答案：1）.写出时钟方程、驱动方程、输出方程。2）.求状态方程。3）.进行状态计算，列状态表。4）.画出状态转换图。21.（9-1难）电路如图(a)所示，输入时钟脉冲cp如图(b)所示，试画出输出q0和q1端的波形。设触发器的初始状态q0=q1=0。参考答案：由图可写出d触发器ff0和ff1的特性方程 （cp上升沿到时刻有效） （cp上升沿到时刻有效）根据ff0和ff1的状态和两个特性方程画出输出q0和q1的波形，如图所示。22.（9-2易）移位寄存器有哪几种？参考答案：1）.右移寄存器；

23、2）.左移寄存器；3）.双向移位寄存器。23.（9-1难）在图(a)所示的边沿触发器中，输入cp、d端的波形如图(b)所示，试画出q0和q1端的输出波形。设触发器的初始状态为q0=q1=0。参考答案：由图可写出两个d触发器的特性方程 （cp上升沿到达时刻有效）= （cp下降沿到达时刻有效）由上述两个特性方程可知，这两个触发器都为d触发器，根据边沿d触发器的功能可画出图所示的输出q0和q1端的波形图。24.（9-3难）图示是用反馈同步置数法构成的n进制计数器，是多少进制？参考答案：置入的数是0011，一直计数到1001，然后反馈到置数端，从0011重新计数，0011，0100，0101，0110，0111，1000，1001，一共7种状态，故为七进制。25. （9-3难）图示是用反馈同步置数法构成的n进制计数器，是多少进制？参考答案：置入的数是0011，一直计数到1010，然后反馈到置数端，从0011重新计数，0011，0100，0101，0110，0111，1000，1001