电子数字时钟课程设计

1、数字钟的设计与制作摘要：本次的课程设计是关于一款高精度低功耗成本的实用数字时钟的。数字时钟在人们的生活中也被广泛应用。例如：电子手表，电子计时器等。所谓数字时钟，是指利用电子电路构成的计时器。相对机械中而言数字钟能达到准确计时，并显示小时、分、秒，同时能对该钟进行调整。在此基础上，还能够实现整点报时，定时报闹等功能。 设计的过程采用系统设计的方法，先分析任务书，得到系统要求，然后进行总体设计，划分子系统，然后进行详细设计，决定各个功能子系统中的内部电路，最后进行测试。 本文针对简易数字时钟的设计要求，提出了两种整体方案。经过详细设计，我们的一种方案进行了用元器件在电路板上实现了。而另一钟方案在

2、produes下仿真。研究目的：为了方便人们的生活研究方法：（1）文献研究法 ：搜索相关的文献资料（2）实验法：通过实际的动手实验，发现相应的不足和难点，然后加以完善和补充。结果：完成了一个数字电子时钟关键词：数字电子时钟；校时；子系统一、设计的目的1、巩固和加深学生对模拟电子技术，数字电子技术等课程基本知识的理解，综合运用课程中所学到的理论知识去独立完成本设计课题。 2、针对设计任务的要求，学会查阅手册和文献资料，培养学生独立分析和解决实际问题的能力。 3、通过对设计任务中“功能要求、技术要求、工艺要求”的分析，比较并选择最佳方案，对最佳方案进行论证，计算和选用元器件。通过电路组装，调试和检

3、测环节，完善设计方案并掌握电路的分析方法和设计方法。 4、熟悉常用电子元、器件的类型和特性，并掌握合理选型的原则。 5、掌握运用Protel DXP2004来设计电路原理图、PCB图的方法，学会电路的安装与调试。 6、掌握常用电子仪器、仪表的使用方法，学会电路整机指标的测试方法。二、设计的要求1、数字钟的功能要求：以数字形式醒目显示时、分、秒的时间，小时计时要求为“满12进1”，分和秒的计时要求为“满60进1”，要有时间校准功能。2、技术参数要求： (1)24小时的计时误差优于0.5秒; (2)十位数字显示有灭零功能，整机工作电流低于150 mA。 (3) 整机制作成本低于25元。3、工艺要求

4、：（1）重量较大的元、器件，安装时应留足固定支架的空间，或装在底板上，对一些发热元、器件应考虑散热的方法，热敏元件应远离发热元件。（2）在印制板上应留出定位孔及固定支架所占用的位置。（3）按照电路的信号流程来安排各个功能电路单元的位置，使布局便于信号流通，并使信号尽可能保持方向一致。元、器件之间的连线应尽可能缩短，以减少它们间的分布参数和相互间的电磁干扰。（4）对某些电位差较大的元、器件或导线，应加大它们之间的距离，以避免放电引出意外短路，带高电压的元、器件应尽量布置在调试时手不易触及到的地方。（5）对可调元、器件的布局应考虑到整机的结构要求，其位置布局应方便于调整操作。（6）印制导线的拐角应

5、弯成圆角或450角，直角或尖角在高频电路和布线密度高的情况下会影响电气性能。（7）电路中的输入及输出印制导线应尽量避免相邻平行，以免发生干扰，在这些导线之间的空间最好安装一根隔离线接地。三、设计的内容1. 电路的工作原理 4000系列CMOS门电路芯片具有零静态功耗和电源电压范围宽（315V）、输出电压可以达到全摆幅、输入端几乎不取电流、抗干扰能力强、价格低廉等优点。一款由4000系列CMOS门电路芯片构成的“高精度低功耗低成本数字时钟”可使整机元器件成本降低到不足15元的水平，其电路原理框图、电路原理图和单面印制电路板（PCB）图分别如图1（a）、（b）、（c）所示。从图1（a）知，电路由1

6、HZ脉冲产生电路，60分频的“秒/分” 计数电路、12分频的“小时”计数、译码、驱动、显示电路，时间校准电路，数码管“小时/分”与“秒”循环显示控制及夜间工作在节电模式时的亮度自动控制电路等6部分组成。从图1（b）知，本设计使用芯片数最少、计时准确、动态显示的节电工作方式（耗电量仅为静态显示模式的1.8）、调试方便、时间校准方便。电路中的振荡器XT为目前多数石英晶体电子表中使用的频率为215=32768HZ的石英晶体，经IC2（CC4060）组成的14级2分频和IC3A（CD4518）组成的一级2分频后可得到1HZ的“秒”脉冲信号。它具有特别高的精度，误差为5ppm，24小时计时误差小于0.5

7、秒钟。60进制的“秒”和”分”计数、译码、锁存、驱动及显示电路分别由IC11（CD4033）、IC10（CD4033）、IC4A（CD4518）、IC5A（1/4CD4081）、数码管DS5、DS6和IC8（CD4033）、IC9（CD4033）、IC4B（CD4518）、IC5B（1/4CD4081）、数码管DS3、DS4构成。12进制的“小时”计数、译码、锁存、驱动及显示电路由IC6（CD4033）、IC7（CD4033）、IC1（CD4518）、IC5C（1/4CD4081）和数码管DS1、DS2构成。赛 （b）电路原理图数码管低功耗循环显示模式控制电路的设计 1、系统描述本方案采用两个

8、进制同步递增器完成秒、分计数，由一个同步24进制同步递增计数器完成小时计数。秒、分、时分别都以两个74LS160同步级联而成、秒、分、时计数器采用异步级联方式。开关SW1和SW2分别是控制分、时的校时开关。2、proteus仿真图（总体图） 上半部分仿真图： 三、所采用的器件1、本次设计的分和秒采用：芯片74LS160十进制计数器和74LS13与非门组成。时是采用：芯片74LS160与74LS10与非门组成。同步十进制计数器74LS160作用：实现计时的功能，为脉冲分配器做好准备。 74LS160结构和功能 160为十进制计数器，直接清零。 简要说明:160为可预置的十进制计数器，共有54/7

9、4160 和54/74LS160 两种线路结构型式, 160的预置是同步的。当置入控制器/PE为低电平时，在CP上升沿作用下，输出端Q0-Q3与数据输入端P0-P3一致。对于54/74160，当CP由低至高跳变或跳变前，如果计数器控制端CEP、CET为高电平，则/PE应避免由低至高电平的跳变，而54/74LS160无此种限制。 160的计数是同步的，靠CP同时加在四个触发器上而实现的。 当CEP、CET均为高电平时，在CP上升沿作用下Q0-Q3同时变化，从而消除了异步计数器中出现的计数尖峰。对于54/74LS160的CEP、CET跳变与CP无关。 160有超前进位功能。当计数溢出时，进位输出端

10、（TC）输出一个高电平脉冲，其宽度为Q0的高电平部分。 在不外加门电路的情况下，可级联成N位同步计数器。 对于54/74LS160，在CP出现前，即使CEP、CET、/MR发生变化，电路的功能也不受影响。74LS90功能：十进制计数器（2 和5）原理说明：本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除5 的3 位2 进制计数器所用的附加选通所组成。有选通的零复位和置9 输入。为了利用本计数器的最大计数长度（十进制），可将B 输入同QA 输出连接，输入计数脉冲可加到输入A 上，此时输出就如相应的功能表上所要求的那样。LS90 可以获得对称的十分频计数，办法是将QD 输出接到A 输

11、入端，并把输入计数脉冲加到B 输入端，在QA 输出端处产生对称的十分频方波。555多谐振荡器： 石英晶体振荡器具有体积小、重量轻、可靠性高、频率稳定等优点，被应用于家用电器和通信设备中。因其具有极高的频率稳定性，故主要在要求频率十分稳定的振荡电路中饭做谐振元件。用石英晶体振荡器作为脉冲产生器，能够使数字时钟达到很高的精度。同时成本也相对较高。 这里时采用的是有555芯片组成的多谐振荡器来作为频率脉冲产生器，其输出的脉冲频率为1KHZ.千分频器由3个74LS90级联而成，每级分频将频率为上一级的十分之一。三级级联组成千分频器，把555多歇振荡器产生的1kHz脉冲降低到1Hz,用以供计数器计数达到

12、时钟效果。仿真部分如下所示：反向器：与非门：根据要反馈值的不同选取不同引脚数的与非门。74LS13与非门：74LS10与非门：六、总结本次的电子课程设计分为了两部分，第一部分是焊板实现数字时钟，第二部分是通过三人一组设计一个数字时钟，proteus上实现仿真。本次的课程设我们花了不少额时间，无论是在悍板还是设计的过程中，我们都遇到了不少的问题。不过我们在遇到问题时都积极想办法取解决，不懂的会去请教老师或同学。在此次的课程设计中让我们收货了很多知识，同时也提高了我们合作的能力。感谢进过这一个多月的学习设计，我觉的自己受益匪浅。再此，我要感谢孜孜不倦指导我的某某老师，感谢在我有疑惑、困难的时候给与我帮助的同学们，感谢学校给我们这个动手动脑的机会，使我们在理论与实践相结合方面又的到了一次很好的锻炼，让我们的