计数器 (Counter)

1、5.2.1 计数器的特点和分类计数器的特点和分类 一、计数器的功能及应用一、计数器的功能及应用 1. 功能：功能： 对时钟脉冲对时钟脉冲 CP 计数。计数。 2. 应用：应用： 分频、定时、产生节拍脉冲和脉冲分频、定时、产生节拍脉冲和脉冲 序列、进行数字运算等。序列、进行数字运算等。 二、计数器的特点二、计数器的特点 1. 输入信号：输入信号： 计数脉冲计数脉冲 CP Moore 型型 2. 主要组成单元：主要组成单元：时钟触发器时钟触发器 三、三、 计数器的分类计数器的分类 按数制分：按数制分： 二进制计数器二进制计数器 十进制计数器十进制计数器 N 进制进制( (任意进制任意进制) )计数

2、器计数器 按计数按计数 方式分：方式分： 加法计数器加法计数器 减法计数器减法计数器 可逆计数可逆计数 (Up-Down Counter) 按时钟按时钟 控制分：控制分： 同步计数器同步计数器 (Synchronous ) 异步计数器异步计数器 (Asynchronous ) 按开关按开关 元件分：元件分： TTL 计数器计数器 CMOS 计数器计数器 计数器计数器计数容量计数容量、长度长度或或模模的概念的概念 计数器能够记忆输入脉冲的数目，即电路的有效计数器能够记忆输入脉冲的数目，即电路的有效 状态数状态数 。 3 位二进制同步加法计数器：位二进制同步加法计数器： 823 M 0000 11

3、11 /1 4 位二进制同步加法计数器：位二进制同步加法计数器： 000111 /1 1624 M n 位二进制同步加法计数器：位二进制同步加法计数器： n M2 (一一) 二进制同步加法计数器二进制同步加法计数器 FF2、FF1、FF0 Q2、Q1、Q0 设计方法一：设计方法一： 按前述设计步骤进行按前述设计步骤进行 （P270 271） 设计方法二设计方法二： 按计数规律进行级联按计数规律进行级联 CPQ2Q1Q0C 0 1 2 3 4 5 6 7 8 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 0 0 0 0 0 0 0 0 0 1

4、 0 C = Q2n Q1n Q0n Carry 向高位的进位向高位的进位 来一个来一个CP 翻转一次翻转一次 J0= K0 = 1 当当Q0=1，CP 到来即翻转到来即翻转 J1= K1 = Q0 当当Q1Q0=1，CP 到来即翻转到来即翻转 J2= K2 = Q1Q0 = T0 = T1 = T2 n 位二进制位二进制同步加法同步加法 计数器计数器级联级联规律：规律： 1- 0 0121 i j n j nnn i n ii QQQQQT J0= K0 =1J1= K1 = Q0J2= K2 = Q1Q0 CP 1J 1K C1 FF0 1 1J 1K C1 FF1 1J 1K C1 FF

5、2 & & C Q0 Q1 Q2 Q0Q1 Q2 串行进位串行进位 触发器触发器 负载均匀负载均匀 CP 1J 1K C1 FF0 1 1J 1K C1 FF1 1J 1K C1 FF2 & & C Q0 Q1 Q2 Q0Q1 Q2 并行进位并行进位 低位触发低位触发 器负载重器负载重 B = Q2n Q1n Q0n Borrow 若用若用T 触发器：触发器： (二二) 二进制同步减法计数器二进制同步减法计数器 CP Q2Q1Q0B 0 1 2 3 4 5 6 7 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0

6、12 FF FF FF、 012 QQQ、 向高位发出的借位信号向高位发出的借位信号 T0 = 1 T1=Q0nT2= Q1n Q0n 级联规律：级联规律： 1- 0 0121 i j n j nnn i n ii QQQQQT CP 1J 1K C1 FF0 1 1J 1K C1 FF1 1J 1K C1 FF1 & & B Q0 Q1 Q2 Q0Q1Q2 (三三) 二进制同步可逆计数器二进制同步可逆计数器 单时钟输入二进制同步可逆计数器单时钟输入二进制同步可逆计数器 加加/ /减减 控制端控制端 0/ DU 加计数加计数T0 = 1、T1= Q0n、 T2 = Q1nQ0n / 012 n

7、nn QQQBC 1/ DU 减计数减计数T0 = 1、T1= Q0n、 T2= Q1nQ0n nnn QQQBC 012 / CP Q0 1J 1K C1 FF0 1 Q0 Q2 1J 1K C1 FF2 Q2 Q1 1J 1K C1 FF1 Q1 U / D 1 & 1& 1& 1 C/B 双时钟输入二进制同步可逆计数器双时钟输入二进制同步可逆计数器 加计数脉冲加计数脉冲 减计数脉冲减计数脉冲 CP0= CPU+ CPD CP1= CPU Q0n + CPD Q0n CP2= CPU Q1n Q0n + CPD Q1n Q0n CPU 和和CPD 互相排斥互相排斥 CPU = CP，CPD

8、= 0 CPD= CP，CPU= 0 CPU Q0 1J 1K C1 FF0 1 Q0 Q2 1J 1K C1 FF2 1 Q2 Q1 1J 1K C1 FF1 1 Q1 1 & 1 & 1 CPD (四四) 集成二进制同步计数器集成二进制同步计数器 1. 集成集成 4 位二进制同步加法计数器位二进制同步加法计数器 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC CO Q0 Q1 Q2 Q3 CTT LD CR CP D0 D1 D2 D3 CTP 地地 引脚排列图引脚排列图 逻辑功能示意图逻辑功能示意图 Q0 Q1 Q2 Q3 CTT LD CO CP

9、CTP CR D0 D1 D2 D3 0 0 0 0 0 0 1 1 0 0 1 1 CR = 0Q3 Q0 = 0000 同步同步并行置数并行置数 CR=1，LD=0，CP 异步异步清零清零 Q3 Q0 = D3 D0 1) 74LS161 和和 74LS163 74161的状态表的状态表 输输 入入 输输 出出 注注 CR LD CTP CTT CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 1 0 d3 d2 d1d0 1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 d3 d2 d1 d0 计计 数数 保保 持持 保保 持持 0 清零清零

10、置数置数 CR = 1, LD = 1, CP ，CTP = CTT = 1 二进制同步加法计数 二进制同步加法计数 CTPCTT = 0 CR = 1，LD = 1，保持保持 若若 CTT = 0CO = 0 若若 CTT = 1 nnnn QQQQCO 0123 74163 2) CC4520 VDD 2CR 2Q32Q22Q12Q02EN2CP 1CP1EN1Q0 1Q1 1Q1Q31CR VSS 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 Q0 Q1 Q2 Q3 EN CP CR 2 1 使能端使能端 也可作也可作 计数脉计数脉 冲输入冲输入 计数脉计

11、数脉 冲输入冲输入 也可作也可作 使能端使能端 异异 步步 清清 零零 输输 入入 输输 出出 CR EN CPQ3n+1 Q2n+1 Q1n+1 Q0n+1 1 0 1 0 0 0 0 0 1 0 0 0 0 加加 计计 数数 加加 计计 数数 保保 持持 保保 持持 2. 集成集成 4 位二进制同步可逆计数器位二进制同步可逆计数器 1) 74191（单时钟）（单时钟） Q0 Q1 Q2 Q3 U/D LD CO/BO CP CT D0 D1 D2 D3 RC 加计数时加计数时CO/BO = Q3nQ2nQ1nQ0n 并行异并行异 步置数步置数 减计数时减计数时CO/BO = Q3nQ2nQ

12、1nQ0nCT = 1,CO/BO = 1时，时， CPRC CTBOCOCPRC / 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 D1 Q1 Q0 CT U/D Q2 Q3 地地 VCC D0 CP RC CO/BO LD D2 D3 LD CT U/D CP D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 d3 d2 d1 d0 1 0 0 1 0 1 1 1 d3 d2 d1 d0 加加 法法 计计 数数 减减 法法 计计 数数 保保 持持 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 D1 Q1

13、 Q0 CPD CPU Q2 Q3 地地 VCC D0 CR BO CO LD D2 D3 2) 74193( (双时钟双时钟) ) CO Q0 Q1 Q2 Q3 LD CPU CR D0 D1 D2 D3 BO CPD CR LD CPU CPD D3 D2 D1 D0Q3n+1 Q2n+1 Q1n+1 Q0n+1 注注 1 0 0 d3 d2 d1 d0 0 1 1 0 1 1 0 1 1 1 0 0 0 0 d3 d2 d1 d0 加加 法法 计计 数数 减减 法法 计计 数数 保保 持持 异步清零异步清零 异步置数异步置数 BO =CO=1 (一一) 二进制异步加法计数器二进制异步加法

14、计数器 CP Q0 Q1 Q2 CP0 = CP CP1 = Q0 CP2 = Q1 用用T 触发器触发器 (J = K = 1) 下降沿下降沿触发触发 C = Q2n Q1n Q0n 1 Q0 1J 1K C1 FF0 Q0 Q1 1J 1K C1 FF1 Q1 1 Q2 1J 1K C1 FF2 Q2 1 C CP & 并行并行 进位进位 若采用若采用上升沿上升沿触发的触发的 T 触发器触发器 CP0= CP CP1=Q0 CP2=Q1 D 触发器构成的触发器构成的 T 触发器触发器 ( D = Q )， 下降沿下降沿触发触发 若改用若改用上升沿上升沿触发的触发的 D 触发器触发器？ Q0

15、Q1 FF1 FF2 C1 1D C1 1D Q2 FF0 C1 1D Q1 Q2 & Q0 Q0 Q1 FF1 FF2 C1 1D C1 1D Q2 FF0 C1 1D Q1 Q2 & Q0 (二二) 二进制异步减法计数器二进制异步减法计数器 CPQ2Q1Q0 0 1 2 3 4 5 6 7 8 0 0 0 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 用用T 触发器触发器 (J = K = 1) 上升沿触发上升沿触发 CP0= CP CP1= Q0 CP2= Q1 B = Q2n Q1n Q0n 二进制异步计数器级间连接规律二进制异步计数器

16、级间连接规律 计数规律计数规律 T 触发器的触发沿触发器的触发沿 上升沿上升沿下降沿下降沿 加法计数加法计数CPi = Qi-1CPi = Qi-1 减法计数减法计数CPi = Qi-1CPi = Qi-1 1 Q0 1J 1K C1 FF0 Q0 Q1 1J 1K C1 FF1 Q1 1 Q2 1J 1K C1 FF2 Q2 1 B CP & 1 2 3 4 5 6 7 14 13 12 11 10 9 8 CT/LD Q2 D2 D0 Q0 CP1 地地 VCC CR Q3 D3 D1 Q1 CP0 Q0 Q1 Q2 Q3 CR CP1 D0 D1 D2 D3 CP0 CT/LD ( (三

17、三) ) 集成二进制异步计数器集成二进制异步计数器 74197、74LS197 计数计数/ /置数置数 异步清零异步清零0 CR 0000 30 QQ 异步置数异步置数 1 CR 0/ LDCT 3030 DDQQ 加法计数加法计数 1 CR 1/ LDCT 二二 八八 十六进制计数十六进制计数 二二-八八-十六进制计数器的实现十六进制计数器的实现 M = 2CPCP 0 计数输出：计数输出： 0 Q M = 8CPCP 1 计数输出：计数输出： 1 23 QQQ Q1 Q1 Q2 1J 1K C1 FF2 Q2 1 Q3 1J 1K C1 FF3 Q3 11 1J 1K C1 FF1 CP1

18、 CP0 1 1J 1K C1 FF0 Q0 Q0 M = 16 010 ,QCPCPCP 计数输出：计数输出： 0 1 23 QQQQ 其它：其它：74177、74LS177、74293、74LS293 等。等。 301 ,QCPCPCP 1 2 30 QQQQ （8421BCD 码）码） (一一) 十进制同步加法计数器十进制同步加法计数器 0123 QQQQ 00000001 /0 0010 /0 0011 /0 0100 /0 0101 /0 0110 /0 011110001001 /0/0/0 /1 0000 0000 Q3nQ2n Q1nQ0n 00 01 11 10 10 00

19、01 11 10 C CPCP CPCPCP 3 210 nnQ QC 03 CP 1K C1 FF2 &1J C 1J 1K C1 FF0 1K C1 FF3 &1J 1 & Q1 Q0 1K C1 FF1 &1J & Q2 Q3 Q3 Q1nQ0n Q3nQ2n 00 01 11 10 00 01 11 10 Q3n+1 Q2n+1 Q1n+1 Q0n+1 0 0 0 1 0 1 0 1 1 0 0 1 0 0 0 0 0 0 1 0 0 1 1 0 0 1 0 0 1 0 0 0 0 0 1 1 0 1 1 1 nn QQ 0 1 0 nnnnnn QQQQQQ 01013 1 1 nn

20、 nnnnnn QQ QQQQQQ 02 12012 1 2 nnnnnn QQQQQQ 03012 1 3 状态方程状态方程 选择选择下降沿下降沿、JK 触发器触发器 驱动方程驱动方程 J0 = K0 = 1, J1= Q3nQ0n, K1= Q0 J2 = K2 = Q1nQ0n J3 = Q2nQ1nQ0n , K3 = Q0n 逻辑图逻辑图 检查能否自启动检查能否自启动 将无效状态将无效状态1010 1111 代入状态方程：代入状态方程： 1010 1011 0100 1110 1111 1000 1100 1011 0100 能自启动能自启动 nnQ QC 03 (二二) 十进制同步

21、减法计数器十进制同步减法计数器 00001001 /1 1000 /0 0111 /0 0110 /0 0101 /0 0100 /0 0011 00100001 /0/0/0 /0 (略略) (三三) 十进制同步可逆计数器十进制同步可逆计数器(略略) (四四) 集成十进制同步计数器集成十进制同步计数器 74160、74162 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 VCC CO Q0 Q1 Q2 Q3 CTT LD CR CP D0 D1 D2 D3 CTP 地地 (引脚排列与引脚排列与74161相同相同) 0 CR (74162 同步清零同步清零) 1

22、 CR0 LD CP 1 LDCR 1 PT CTCT nnQ QCO 03 nnQ QCTCO 03T 0 PT CTCT 1 T CT进位信号保持进位信号保持 0 T CT 进位输出低电平进位输出低电平 1. 集成十进制同步加法计数器集成十进制同步加法计数器 2. 集成十进制同步可逆计数器集成十进制同步可逆计数器 (1) 74190 (单时钟，引脚与单时钟，引脚与74191相同相同) 0 LD 3030 DDQQ 1 LD0 CT 0/ DU 加法计数加法计数 1/ DU减法计数减法计数 nnQ QBOCO 03 / nnnn QQQQBOCO 0123 / 1 LD 1 CT 1 2 3

23、 4 5 6 7 8 16 15 14 13 12 11 10 9 D1 Q1 Q0 CT U/D Q2 Q3 地地 VCC D0 CP RC CO/BO LD D2 D3 (2) 74192 (双时钟，引脚与双时钟，引脚与74193相同相同) 1 2 3 4 5 6 7 8 16 15 14 13 12 11 10 9 D1 Q1 Q0 CPD CPU Q2 Q3 地地 VCC D0 CR BO CO LD D2 D31 CR 0 LD 3030 DDQQ 0 CR 1 LD0 CR 1 DU CP,CP 加法计数加法计数 1 UD CP,CP nn U QQCPCO 03 减法计数减法计数

24、 nnnn D QQQQCPBO 0123 1 LD 0 CR 1 DU CPCP 1 2 3 4 5 6 7 14 13 12 11 10 9 8 S9A S9B Q2 Q1 地地 VCC R0B R0A CP1 CP0Q0 Q3 (三三) 集成十进制异步计数器集成十进制异步计数器 S9A S9B Q0 Q1 Q2 Q3 R0B R0A M1 =2 M1 = 5 CP0 CP1 1 1 0 0 0 0 1 1 1 0 0 1 M = 2CPCP 0 0 Q M = 5CPCP 1 1 23 QQQ M = 10 CP 010 ,QCPCPCP 01 23 QQQQ 301 ,QCPCPCP

25、1 230 QQQQ CP CP CP 1 2 3 4 5 6 7 14 13 12 11 10 9 8 S9A S9B Q2 Q1 地地 VCC R0B R0A CP1 CP0Q0 Q3 (三三) 集成十进制异步计数器集成十进制异步计数器 S9A S9B Q0 Q1 Q2 Q3 R0B R0A M1 =2 M1 = 5 CP0 CP1 1 1 0 0 0 0 1 1 1 0 0 1 M = 2CPCP 0 0 Q M = 5CPCP 1 1 23 QQQ M = 10 CP 010 ,QCPCPCP 01 23 QQQQ 301 ,QCPCPCP 1 230 QQQQ CPCP CP 方法方

26、法 用触发器和门电路设计用触发器和门电路设计 用集成计数器构成用集成计数器构成 )102( 4 MM或或 清零端清零端 置数端置数端 (同步、异步同步、异步) 同步置数同步置数 异步异步 清零清零 六六进制进制 计数器计数器 七七进制进制 计数器计数器 例例 利用利用EWB观察同步和异步归零的区别。观察同步和异步归零的区别。 一、利用同步清零或置数端获得一、利用同步清零或置数端获得 N 进制计数进制计数 当当 M 进制计数到进制计数到 SN 1 后使计数回到后使计数回到 S0 状态状态 2. 求归零逻辑表达式；求归零逻辑表达式； 1. 写出状态写出状态 SN 1 的二进制代码；的二进制代码；

27、3. 画连线图。画连线图。 例例 用用4位二进制计数器位二进制计数器 74163 构成构成十二进制十二进制计数器。计数器。 解：解： 1. 013 QQQCR 111 SS N 013 QQQLD 或或 = 1011 2. 归零表达式：归零表达式： 3. 连线图连线图 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR 1& 同步清零同步清零 同步置零同步置零 二、利用异步清零或置数端获得二、利用异步清零或置数端获得 N 进制计数进制计数 当计数到当计数到 SN 时，立即产生清零或置数信号，时，立即产生清零或置数信号， 使返回使返回 S0 状态。状态。（瞬间

28、即逝）（瞬间即逝） 1. 写出状态写出状态 SN 的二进制代码；的二进制代码； 2. 求归零逻辑表达式；求归零逻辑表达式； 3. 画连线图。画连线图。 例例 用二用二-八八-十六进制异步计数器十六进制异步计数器74197构成十二进制计数器。构成十二进制计数器。 1100 12 S 23Q QCR 23Q QLD 或或 Q0 Q1 Q2 Q3 CP0 D0 D1 D2 D3 CR CP1 LDCT/ & 状态状态S12的作用：的作用： 产生归零信号产生归零信号 异步清零异步清零 异步置零异步置零 (一一) 归零法存在的问题和解决办法归零法存在的问题和解决办法 各触发器的动态特性和带负载情况不尽相

29、同，且有各触发器的动态特性和带负载情况不尽相同，且有 随机干扰信号，造成有的触发器已归零，有的不能归零。随机干扰信号，造成有的触发器已归零，有的不能归零。 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR 1 1 & 1 1 0 0 1 一种一种 提高提高 归零归零 可靠可靠 性的性的 方法方法 & Q Q SR 计到计到 S12 = 1100 前：前： 1, 00, 1 QQCPRS 10 1 0 1 计到计到 S12 = 1100时时( )： 0110 Q,QCPR,S 1 1 0 1 0 0 0 1 CP = 0 之后：之后： 0 1 1 0 100

30、1 Q,QCPR,S 0 有足够的时间归零有足够的时间归零 三、提高归零可靠性和计数容量的扩展三、提高归零可靠性和计数容量的扩展 思路：思路： 用用 RS 触发器暂存清零信号，触发器暂存清零信号， 保证有足够的归零时间。保证有足够的归零时间。 (二二) 计数容量的扩展计数容量的扩展 1. 集成计数器的级联集成计数器的级联 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q4 Q5 Q6 Q7 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q0 Q1 Q2 Q3 CP 1 1 1 1 1 CO0 16 16 = 256 Q0 Q1 Q2 Q3 S9A S9B R0B R0A CP0 CP1 Q0 Q1 Q2 Q3 S9A S9B R0B R0A CP0 CP1 Q0 Q1 Q2 Q3Q0 Q1 Q2 Q3 1 2 4 8 10 20 40 80 10 10 = 100 2. 利用级联获得大容量利用级联获得大容量 N 进制计数器进制计数器 1) 级联级联