毕业设计中期报告

1、指导老师：陈学英 中期报告人：严丰 班级学号：2902107014 专业：电子信息工程 电子科技大学电子工程学院 2013年5月8日 红外遥控彩灯控制器设计 目录 引言：研究现状及发展态势 选题依据及意义 课题研究内容（硬件、软件完成情况） 毕业设计进度及问题及设计过程中遇到的困难 毕业设计后期工作安排 一、引言：研究现状及发展态势 v 大规模可编程器件：现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD 是当今应用最广泛的两类可编程专用集成电路。 v FPGA与传统电子产品在设计上的显著优势就是：第一大量使用大规模可编 程逻辑器件，以提高产品性能，缩小产品体积，降低功耗。第二是广泛运 用现

2、代化计算机技术，以提高电子设计自动化程度，缩短开发周期，提高 产品的竞争力。 v 本题目就是基于FPGA这一技术完成实现的,相对传统的单片机来说，FPGA 的性价比越来越高，功能强大，能轻松的完成对彩灯的控制。 v 红外线遥控应用及其优点：红外线是一种光线，具有普通光的性质，可以 以光速直线传播，强度可调，可以通过光学透镜聚焦，可以呗不透明物体 遮挡等等。使用红外线做信号载波的优点：成本低、传播范围和方向可以 控制、不产生电磁波辐射干扰，也不收干扰等等。因此被广泛的应用在各 种技术领域中。 选题意义及依据 v 选题依据及意义： v 本设计主要基于FPGA结合相关红外遥控技术实现彩灯循环控制，并

3、使 用Xilinx ISE 134编写彩灯循环显示FPGA程序，并用modelsim 6.5等优秀软件进行波形仿真测试、综合、适配和FPGA器件下载测试 ，实现红外遥控彩灯功能，并能自由控制彩灯循环点亮的的频率，最 终完成的是灯光装饰中的彩灯循环点亮，数字技术以及频率调节等功 能的设计。 v 通过本次设计，初步学会与理解ISE软件与FPGA芯片以及红外遥控发 射与接收电路的综合运用以及印制电路板（PCB）设计，还能有效的 了解与实现现在生活中用到的与看到的，更深入的了解理论与生活的 联系，从而更了解社会，寻求发展方向。 v 本设计应用了红外通信原理及相关技术，红外通信作为一种简便的无 线通讯技

4、术在电子设备中具有广泛的应用。 v 本次设计将单片机技术、红外通信原理、EDA技术三者系统结合，对 研究更高层次的电子循环彩灯设计具有一定的拓展性和创新性。 课题研究内容 v 题目任务： v 设计一个红外遥控彩灯控制器，控制彩灯循环规律，彩灯循环显示由FPGA 编程实现。彩灯总数一种8盏，八盏灯从左往右分别编号为1、2、3、4、5 、6、7、8。其循环规律由四种花型：(1)、1，5亮，其余灭，右移三次后 全灭；(2)、4、8亮，其余灭，左移三次后全灭；(3)、4，5亮，其余灭， 各向两边移三次后全灭；(4)、1，8亮，其余灭，各向中间移三次后全灭。 灯移动时间为间隔为1s。 v 研究内容： 整

5、个系统功能模块图划分： 1、红外遥控发射与接收硬件电路设计(原理图及PCB设计） 发射机：主要由红外发光二极管（红外发射IR LED）和轻触按键（采用K1-K4按键 ）、编码调制集成芯片SC9148B及相应的外围电路构成红外信号调制模块。调 制脉冲频率为采用38KHZ。 硬件发射电路完成情况：1、已完成发射机硬件电路原理图设计，万能板的焊接和调 试工作以及PCB设计。 红外发射器硬件原理图： 课题研究内容（硬件完成情况） 课题研究内容（硬件完成情况） v SC9148B芯片：SC9148B 是用作通用红外遥控发射器的CMOS 大规模集成 电路。可发射的指令达75 个，其中63 个是连续指令，可

6、多键组合；12 个是单发指令 ，只能单键使用。K1-K6为连续键（输出连续发射），K7-K18为单键（每按一次只能 发射一组控制脉冲） v 编码方式：采用脉位调制( PPM) ,将遥控指令编码成脉冲序列,然后再调制以高频 信号,最后以红外光的形式发送出去。其遥控指令的1是以占空比为3/ 4 的正脉冲 表示, 0则用占空比为1/ 4 的正脉冲表示。如图( c) 、图 (d) 所示。其中图(c) 中的a为位码周期的1/ 4 ,一个a 占有的时间长度为PT2248 内部红外载波振荡周期的 16 倍,即a = 16/ (38 kHz) 。 编码位数12位串行二进制码： 课题研究内容（硬件完成情况） v

7、 接收机：红外一体化接收头：采用HS38B，如图： v 接收机基本原理图： v 红外信号由接收器的检波二极管接收，然后信号通过放大和限幅两个处理环节。放大 器放大微弱信号，限幅器使信号有稳定的脉冲电平。电容隔直流通交流。带通滤波器 用于调谐发射极调制发射频率，此频率定为38KHZ，接下来是解调器，积分器，比较 器，此三个模块用于检出调整频率：若有调制频率，则输出为低电平。以上功能模块 均集成到一个单一的电子器件（红外接收头）。而解调出来的基带信号解码则由FPGA 来实现。为了提高接收的灵敏度，输出的高低电平和发射端是反相的。调制频率： 38KHz,左图为发射接收动态，示意图；右图为红外接收头内

8、部功能模块。 课题研究内容（硬件完成情况） v 洞洞板调试情况： 电源：3V直流稳压电源 红外一体化接收器工作参数：工作电压:2.75.5V； 工作频率：38KHZ； 接收角度：+/- 45度； 接收距离：25M以内 最左端引脚为信号输出（Dout） 中间引脚为地（GND） 最右端为电源（VCC） 调试情况：将输出和地线分别接示波器CH1对应的端口，同时开启电路电源 1. 红外指示灯（发光二极管）亮，电路接通； 2. 将接收器的背光面与红外测试发射器的LED对准，此时示波器上无输出显示，然后分 别按下K1-K4键时，示波器上显示出4种不同的脉冲波形； 3. 按键一直按住不放时，该波形每隔一段时

9、间，周期性的重复出现； 4. 断开电源或者遮挡住红外接收头的背光面时，示波器显示波形消失； 遇到的问题：介于焊接水平限制，有时候会出现电路故障：指示灯不亮 课题研究内容（完成情况） 红外发射器PCB设计(单面板）：设计软件采用的protel99se 课题研究内容（软件完成情况） 2、模式控制FPGA接口电路设计： 总概述： 红外一体化接收头解调出来的基带信号送入FPGA控制器经过 解码电路译码之后获得原始按键信息 课题研究内容（软件完成情况） 解码控制器方框图如下图所示 v 解码原理：用一连串高频脉冲在低电平的持续时间段内计数,那么信号0和 信号1的不同将体现在明显不同的计数值上。通过对计数值

10、的判断可以鉴别信号 0和信号1。解码模块如上图所示。循环计数器是一个011 的循环计数器 ,它的驱动时钟为待解码信号,并且在其下降沿生效。他用来记录当前接收的是第几个 比特。clk 是本地的高频时钟,他驱动计数器判断当前接收的是0信号还是1 信号。最后一个模块是对数据进行梳理,将判断出来0或1放在12 位码的合 适位置上,并在12 位码全部接收完后输出。 v 左端为解码原理，右端为FPGA接收到的基带信号码元波形。 课题研究内容（软件完成情况） v FPGA（Spartan-3E)核心解码控制器工作流程图： 课题研究内容（软件完成情况） v FPGA接口电路及显示进程系统框图： 1. 各个模块

11、源代码已经编写完成，采用的软件为Xilinx ISE 134； 2. 各个模块均已做了行为仿真，仿真软件为modelsim 10.1e； 课题研究内容（软件完成情况） v FPGA接口电路及显示进程系统框图：（从外部功能看） 本地时钟（clk）为Spartan-3E开发板上的50MHz晶振； rev_in为红外一体化解调器输出的驱动信号； clr为12位寄存器清零端； led为八位LED显示输出； 课题研究内容（软件完成情况） v 各个功能模块仿真情况： 1.解码控制器： 课题研究内容（软件完成情况） 2.12位串入并出移位寄存器： 课题研究内容（软件完成情况） 3.译码器： 课题研究内容（软

12、件完成情况） 4.彩灯显示进程： 课题研究内容（软件完成情况） 5.锁存器： 课题研究内容（软件完成情况） v 硬件调试：如图，显示进程部分成功已经下载到Spartan-3E 开发板上,调试成功，开 发板八位LED能够正确完成循环显示。彩灯总数一种8盏，八盏灯从左往右分别编号为1、2、 3、4、5、6、7、8。selmod（1：0）为模式控制端。 v 调试情况：selmod（1：0）为拨码开关的两位 v 拨码开关打到“00”： （1）、1，5亮，其余灭，右移三次后 全灭；循环显示 v 拨码开关打到“01”： （2）、4、8亮，其余灭，左移三次后全灭；循环显示 v 拨码开关打到“10”： （3）

13、、4，5亮，其余灭，各向两边移三次后 全灭 ； 循环显示 v 拨码开关打到“11”： 4、1，8亮，其余灭，各向中间移三次后 全灭 。 循环显示。由于分频器设置为1hz，所以灯的移动间隔时间为1S； 毕业设计完成进度 v 完成发射机硬件电路的原理图设计和在万能板上完成焊接 和调试以及PCB设计； v 完成FPGA解码控制模块的具体设计和解码程序的编写及 行为仿真； v 完成FPGA彩灯循环显示VHDL源程序的编写及行为仿真 ； 设计过程遇到过的困难及解决办法： 困难： 硬件方面： v 由于是第一次在洞洞板上焊接电路，没有经验，走了很多弯路；PCB 设计软件也是第一次学习使用，自学期间也遇到了一些疑难，例如大 面积覆铜接地问题、封装制作问题等； v 对红外线接收头内部工作细化的原理还不是特别清楚； 软件方面： v modsim仿真测试文件编写疑难； v 延迟器程序内部的延时计算问题；解码控制器的高频计数，输出电平 判决问题； v 解码控制器程序在行为仿真过程中state3状态无法成功的跳到state4 状态； v 译码器模块是否该添加时钟信号问题； 以上问题在老师的指导