底板的设计和布局指南

1、底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 1 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 2 PCB层叠 3-5 底板功能底板功能EMI抑制抑制 6-14 I2C/SPI实例 15-18 UART/电平转换实例电平转换实例19-20 DSS/MMC实例实例 21-22 TV/CAN总线实例 23-24 目录目录 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3

2、3 PCB层叠层叠 PCB层叠建议：层叠建议： 推荐使用厚度为1.6毫米和60 欧姆阻抗（）基板4层印刷电路板 电源和地平面：电源和地平面： 下面的章节描述了典型的2，4，6层电路板叠层。4层的目标设计是保持分离电源 层和接地层，外层的信号线。 两层：两层： 当必须2层电路板设计时，可能的情况下信号线仍然需要连续的参考平面。 如果地平面不连续时，信号走线应沿至少一个边缘地平面或地线。 地平面去耦，如下图所示，在图中。允许短接时，应连接到不同的地平面。 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 4 PCB层叠层叠

3、四层：四层：顶部（1 层）- 信号与地平面，除另有说明。 层2 - 连续的地平面。信号被这层路由。 层3- 除了电源平面与地平面。信号线也可以布在这层，尤其是对MII / RMII总线 和MII / RMII CLK信号。 底部（层4）- 信号与地平面，除另有说明。 地平面去耦，如下图 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 5 PCB层叠层叠 6层 顶部（1 层）- 信号与地平面，除另有说明。 层2 - 整层地平面。在这一层上没有信号线。 层3 - 信号层 层4 - 信号层 层5 - 除了电源层与地平面。信号

4、线也可以在这一层，如果需要的话，尤其是对 埋MII / RMII总线和MII / RMII CLK信号。 底部（6 层）- 信号与地平面，除另有说明。 电源0.1uF陶瓷去耦电容的接法，如下图 6层PCB在少数复杂的布局情况下，缩小PCB尺寸 。 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 6 底板功能底板功能EMI抑制抑制 LAN 元件布局：元件的布局会影响信号质量，干扰，和组件温度。合理的元件布局可以减少潜 在的EMI问题，并简化 布线线任务。 如果磁场是一个离散的组件，那么场和 RJ-45之间的距离需要具有最

5、高的考虑 25mm（约 1英寸）的分离，参见图 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 7 底板功能底板功能EMI抑制抑制 PHY 的磁性之间的距离需要是25毫米（约1 英寸）或 更大。在PHY的供应商， 25毫米（1英寸）规则被认为是良好的设计 EMI考虑的做法。其目的是孤立的PHY的磁 性元件。 晶体振荡器和配置电阻和电容必须放置12毫米内（约500mils）PHY附近。 功率电源的去耦电容需要放置在7毫米（约280mils）处。 保持PHY 设备和差分传输对离电路板边缘25毫米（约1 英寸）。如果磁性元件

6、 被集成到 RJ45，应该布局在PCB边缘，差分对应该布在集成磁性 RJ45连接器的背面。 TXP / TXN 及RXP / RXN 49.9 欧姆差分线的上拉电阻应布局在PHY设备10毫 米（约400mils）处。可确保在发射 TX和接收RX之间的路径是相同的。 每个端口（TX 或RX）相关联的信号应该被独立地匹配在长度为6毫米（约 240mils）。 以太网PHY启动时的电压引脚的大电阻需要位于20毫米（约800mils）内 ，以 确保在正确的VIH和VIL 的水平。 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3

7、 8 底板功能底板功能EMI抑制抑制 以太网 PHY设备的高频衰减普通模式可以在TX + / - 和RX + / - 信号添加电容器，如下 图所示，在图6-2中。的一端 每个电容器应连接到系统接地平面上，并放置在 10毫米 （约400mils）的磁性元件。典型的电容值应 在10pF和22pF电容。高于22pF电容的值 可能会产生负面影响的TX和 RX信号。 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 9 底板功能底板功能EMI抑制抑制 直流电源进入点可以加共模抑制器设计如下图所示的PCB如图6-3所示。降低干扰，

8、否则将干扰系统电源线。在一个额定的频率下共模扼流圈会产生一些阻抗。选择电抗 器的数目和铁素体材料类型，以降低足够的衰减，减少系统频率不必要的排放量。 TX 和RX 差分对增加共模抑制器和EMI抑制电容器，如下图所示。共模抑制器应放置在 集成RJ45模块10毫米（约 400mils）。典型的阻抗共模抑制器选择应该是2K欧姆 100 MHz或更高。 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 10 底板功能底板功能EMI抑制抑制 一般情况下，MII / RMII接口信号可以直接传送到MAC ，但终端电阻被列入RXCLK

9、， TXCLK，和所有其他的RX MII或RMII，额外的EMI抑制的接口信号。图6-6显示了这些 终端电阻。MII / RMII系列的终端应设在10毫米（约400密耳）以太网设备附近，连接相 邻的参考平面。为改善EMI，为改善EMI100欧姆串联电阻是良好的设计。 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 11 底板功能底板功能EMI抑制抑制 差分信号阻抗控制： 运行在802.3-2005规范要求的TX和RX线在差分 模式下。“ TXP和TXN是一个差分对，并需要匹 配一个100欧姆的差分阻抗。RXP和RXN是

10、一个 差分对，并需要匹配一个100欧姆差分阻抗。 电路板设计人员在布局时，所有差分对必须保持 100欧姆差分阻抗的匹配。对于不同的介电层厚 度，铜的重量或电路板堆叠，线的宽度和间距， 需要重新计算。 1. 差分对线必须保持对称。TXP和TXN的长度应相 同，对称形状，长度，并通过计数对称。RXP和 RXN也是相等的长度和对称。例如，如果TXP穿 过8毫米通孔，然后TXN应也通过8毫米通孔。 图6-7显示了TX / RX的线，走线长度和对称性大 致相同。重要的是要保持的宽度和间距，提供微 分和差分阻抗符合802.3规范。避免使用90度转 动，尽量减少阻抗不连续性。 底板的设计和布局指南底板的设计

11、和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 12 底板功能底板功能EMI抑制抑制 4、隔离的TX / RX 线：TX / RX，必须和附近电路的信号隔离。保持于大于或等于5倍走线 的间距。不要将差分对的下部分。不要交叉TX / RX线、接地平面、其他电路板走线， 除TX / RX的接地平面。 5、晶体振荡器：晶体振荡器对其他信号杂散电容和噪声很敏感。也会干扰其他信号，并导 致EMI噪声。晶体的并联电阻和负载电容应放置在7毫米（约20mils）晶体附件。“ 负 载电容的接地连接应尽量短和宽的方式，加大电源线的回路电流。 已测试合格的磁组件推荐表：

12、 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 13 底板功能底板功能EMI抑制抑制 通用串行总线（USB）是能够工作在480 Mbps。在高速的数据传输速率下需要可靠地、 出色地信号完整性 。保持信号的完整性，PCB布局是一个重要的环节。本章提供有关 PCB布局的建议。 USB 阻抗控制： USB 2.0规范要求的USB DP / DM线，差分阻抗维持在90欧姆。这类设计，线宽7mils， 最小线间距为14mils。这些数字是导出为13 mil接地参考平面的距离。连续的接地平面 正下方的DP / DM线或 DP /

13、 DM线的一侧延伸的至少5倍的间距宽度。 保持接近90欧姆差分阻抗。对于不同的介电层厚度，铜重量或电路板叠层，走线宽度和 间距，需要重新计算。 DP / DM线的形状和长度保持对称。 1. 单端阻抗不作为关键差分阻抗匹配，42至78 欧姆范围内是可以接受的（共地，共模阻 抗为21欧， 39欧）。保持导线的宽度和间距，提供差模和共模阻抗兼容的USB规范。 使用45度转动，以尽量减少阻抗不连续性。 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 14 底板功能底板功能EMI抑制抑制 5、DP / DM 必须和附近电路的信号

14、隔离。保持于大于或等于 7mil 走线的5倍间距,不要交 叉DP / DM线、接地平面、其他电路板走线，除GP / DM的接地平面。 注1：只有通过一个USB 2.0集线器，USB 1.1设备可以连接到USB 2.0主机端口。 注2：USB 1.1设备可以直接连接到USB OTG端口 隔离屏蔽的USB连接器： USB完全支持USB-GO（OTG）PHY。下图展示了Mini AB型连接器外壳是AC耦合到器 件的接地。同时壳体也是DC耦合接地，通过铁氧体磁珠，FB2。行业惯例是只有主机 侧电缆的屏蔽层接地。 这样做是为了提供电缆屏蔽层，同时防止可能的接地电流流入 USB电缆如果主机和设备之间恰好有

15、电位差。如果设备运行需要的话，会被告知要减少 之间线FB2。 因此，只有AC外壳接地连接器外壳就是AC地。 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 15 I2C实例实例 IC：IC使用只有两个双向的漏极开路线路，串行数据线（SDA）和串行时钟 （SCL）， 跟上拉电阻。 IC原理：建议使用4.7K的电阻，上拉SDA和SCL上。在实现高速IC时，应使用较低 的值（例如470欧姆）。 标准的IC系统需要提供高逻辑中断器件和上拉电阻的电平转换 总线。（例如TXS0102 TI 2位双向电压电平转换）这些上拉电阻的大小

16、取决于系统，但 每一侧的中继器必须有一个上拉电阻。该设备被设计与标准模式和快速IC接口器件， 除了SMBus器件。 一个通用3毫安标准模式I2C系统，标准模式I2C设备和多个主机是可 行的。在某些情况下，终止电流都可以使用。 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 16 I2C实例实例 DS1337串行实时时钟是一个具有两个 可编程的低功耗时钟，日历，闹钟， 周期性中断输出。通过I2C串行总线传 送地址和数据。需要一个高精度的 32.768KHz 晶体。 功能说明： 时钟数据采用BCD 编码。 能够对闰年的年月

17、日进行自动处理。 具有告警功能，当系统处于关机状态 时，能产生告警中断。 具有独立的电源输入。 提供毫秒级时钟中断，该中断可用于 作为嵌入式操作系统的内核时钟。 带后备电池的实时时钟 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 17 SPI： 串行外围接口,是Motorola首先在 其MC68HCXX系列处理器上定义 的。SPI接口主要应用在 EEPROM、FLASH、实时时钟、 AD转换器，还有数字信号处理器 和数字信号解码器之间。 在点对点的通信中，SPI接口不需 要进行寻址操作，且为全双工通 信，显得简单高效

18、。 多个从器件硬件连接示意图在多 个从器件的系统中，每个从器件 需要独立的使能信号，硬件上比 I2C系统要稍微复杂一些。 最后，SPI接口的一个缺点：没有 指定的流控制，没有应答机制确 认是否接收到数据。 SPI实例实例 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 18 SPI实例实例 TI TSC2046是一个4线触摸屏控制器， 支持低电压I / O接口 从1.5V到5.25V。 TSC2046是一个典型的逐次逼近寄存器 （SAR)模拟数字转换器（ADC)。基 于电容再分配结构，内含一个采样和保 持功能。 基本T

19、SC2046 触控电路 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 19 UART实例实例 通用异步接收器/发送器（UART）是一种“异步 接收器/发射器“，一块在计算机硬件之 间平行和数据转换的串行形式。UART中常用的通信标准，如结合 EIA RS-232，RS- 422或RS-485。 RS-232线路驱动器/接收器UART实例： TRS3386E是三个驱动器和两个接收器RS-232接口设备，分离式电源引脚混合信号处 理器。 Twister 底板UART1作为调试端口。 在需要更多的UART的情况下，请检查的

20、TAM-3517硬件手册或联系 的信息和建议。 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 20 电压电平转换电压电平转换实例实例 TI TXS0102 双位非-反相转换器是一个双向电压电平转换器和 可以用来建立数字开关 混合电压系统之间的兼容性。 典型电压电平转换电路 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 21 DSS实例实例 所有数据线，HSYNC，VSYNC，ACBIAS，PCLK 添加10欧姆系列电阻器。 TAM-3517

21、 连接一个18位或24位的TTL面板信号参照表： uLVDS是高速、低电压、低功耗和低噪声通 用I/O接口标准。 低电压摆幅和差分电流模式 输出显著降低了电磁干扰(EMI)。 这些输出有 较快的边沿速率，使信号通路起到了传输线的 作用。 u设计LVDS电路板时，还需要考虑差分走线、 阻抗匹配、交叉串扰和EMI等多种因素。 u为尽量减小反射，维持接收器的共模噪声抑 制，差分线在离开驱动IC后，应尽可能彼此靠 近。 而且，为避免差分阻抗出现不连续点， 差分LVDS信号之间的距离在整条走线上都应 保持不变。 u为避免信号不连续性，建议采用45 弧线走线而不是90直角转弯。 u为减小偏移，差分LVDS走线之间的电信号长度应相同。 一路信号在另一路信号之前到达会 在信号对之间产生相位差，减小了接收器偏移余量(RSKM)，从而影响系统性能。 u减少信号通路上的过孔数或者其他不连续点。 u电容等任何杂散负载在差分对的每一条走线上必须大小相同。 底板的设计和布局指南底板的设计和布局指南 TechNexion 底板的设计和布局指南底板的设计和布局指南 2021-7-3 22 MMC实例实例 MMC读卡器连接实例： MMC卡读写器 MMC_C