现代微机的存储系统

1、1 第第4章章 现代微机的存储系统现代微机的存储系统 2 ROM在在出其中存放出其中存放 的数据，而不能改变其内容。因此的数据，而不能改变其内容。因此ROM经常经常 被用来存放哪些固定不变，无需修改的数据与被用来存放哪些固定不变，无需修改的数据与 程序程序 。 ROM的最大特点是掉电以后，数据不会丢的最大特点是掉电以后，数据不会丢 失，通电后可以继续使用。失，通电后可以继续使用。 4.1 现代微机存储器系统概述现代微机存储器系统概述 3 将已定型的程序和数据固化在其中，之后就不将已定型的程序和数据固化在其中，之后就不 再更改。再更改。 称为可编程称为可编程ROM。允许用户向其中写入一次。允许用

2、户向其中写入一次 数据或程序，之后其中的数据就不可再更改。数据或程序，之后其中的数据就不可再更改。 称为可擦除的称为可擦除的PROM。其中的数据可以通过。其中的数据可以通过 紫外线照射而被擦除，之后可以再次写入新的数据。紫外线照射而被擦除，之后可以再次写入新的数据。 称为电可擦除可编程称为电可擦除可编程ROM（又写为（又写为 E2PROM）。其擦除和改写无需紫外线，只需特定的）。其擦除和改写无需紫外线，只需特定的 电信号即可。这种存储器的存取速度较慢。电信号即可。这种存储器的存取速度较慢。 称为闪烁存储器（闪存）。也是电可称为闪烁存储器（闪存）。也是电可 擦除和更改型的擦除和更改型的ROM存储

3、器，采用块擦除阵列结构存储器，采用块擦除阵列结构 ，具有存储容量大、读取速度快、信息非易失、功耗，具有存储容量大、读取速度快、信息非易失、功耗 低、可在线读写，抗干扰能力强、掉电信息不丢失等低、可在线读写，抗干扰能力强、掉电信息不丢失等 特点，目前被广泛应用。特点，目前被广泛应用。 4 在正常工作时就能随时对其数据进行读写操在正常工作时就能随时对其数据进行读写操 作的存储器，其对数据的修改是在正常工作状态作的存储器，其对数据的修改是在正常工作状态 ，而无需特别的写入环境。，而无需特别的写入环境。 RAM的读写速度一般都比的读写速度一般都比ROM快，而且存取快，而且存取 任一单元所需的时间相同。

4、任一单元所需的时间相同。 RAM在掉电的时候会将其存储的数据丢失。在掉电的时候会将其存储的数据丢失。 5 称为静态称为静态RAM（static RAM）。只要电源不）。只要电源不 掉电，内部存放的数据就不会丢失。掉电，内部存放的数据就不会丢失。SRAM的最大的最大 特点就是速度快。特点就是速度快。 称为动态称为动态RAM（dynamic RAM）。它用）。它用 MOS管的栅极对其衬底间的分部电容来保存信息。管的栅极对其衬底间的分部电容来保存信息。 需要定期刷新。需要定期刷新。DRAM的最大特点就是集成度高的最大特点就是集成度高。 称为非易失称为非易失RAM（Non Volatile RAM）。

5、）。 它是它是SRAM和和EEPROM的共同体，正常工作时是的共同体，正常工作时是 SRAM存储数据，一旦掉电，就会自动的将数据转存储数据，一旦掉电，就会自动的将数据转 存到存到EEPROM中，重新上电后，数据又会自动的从中，重新上电后，数据又会自动的从 EEPROM恢复到恢复到SRAM中。中。 6 （Synchronous DRAM, 同步动态随机存储器同步动态随机存储器 ）。将）。将RAM与与CPU以相同的时钟频率进行控制，彻以相同的时钟频率进行控制，彻 底取消等待时间。底取消等待时间。 （Double Data Rate SDRAM，双倍速，双倍速 率率 SDRAM）。）。 DDR SD

6、RAM能够在时钟的上升期和能够在时钟的上升期和 下降期各传输一次数据，因此一个时钟周期内可传输下降期各传输一次数据，因此一个时钟周期内可传输 两次数据。两次数据。 。DDR2拥有两倍于拥有两倍于DDR的预读取能力的预读取能力 （4bit数据读预取）。即数据读预取）。即DDR2每个时钟能够以每个时钟能够以4倍外倍外 部总线的速度读部总线的速度读/写数据，并且能够以内部控制总线写数据，并且能够以内部控制总线4 倍的速度运行。倍的速度运行。 7 7 3芯片平台架构中，主存储器接口在北桥芯片中芯片平台架构中，主存储器接口在北桥芯片中 2芯片平台结构里，主存储器接口集成芯片平台结构里，主存储器接口集成在

7、在处理器中。处理器中。 2代酷睿处理器中集成的存储控制器代酷睿处理器中集成的存储控制器： 2代酷睿处理器集成的主存储器接口代酷睿处理器集成的主存储器接口： 现代微机存储器系统概述现代微机存储器系统概述 8 4.1.2 内存的主要性能指标内存的主要性能指标 （1） 内存所能容纳的二进制的总位数，一内存所能容纳的二进制的总位数，一 个有个有K位地址线，位地址线，L位数据线的存储芯片所拥有的容量位数据线的存储芯片所拥有的容量 为为2KL位。位。 （2） 指从内存单元将数据读到存储数据寄指从内存单元将数据读到存储数据寄 存器或从存储数据寄存器将数据写到内存单元所需的存器或从存储数据寄存器将数据写到内存

8、单元所需的 时间，前者为读取时间，后者为写入时间。时间，前者为读取时间，后者为写入时间。 （3） 内存可靠性用平均无故障时间（内存可靠性用平均无故障时间（MTBF ）来衡量。也可以看作是两次故障之间的时间间隔。）来衡量。也可以看作是两次故障之间的时间间隔。 MTBF越长，可靠性越高。越长，可靠性越高。 （4） 性能主要是指上面三项，对不同的性能主要是指上面三项，对不同的 用途，侧重点会有所不同。用途，侧重点会有所不同。 9 4.1.3 现代微机的存储结构现代微机的存储结构 CPU内内 的寄存器的寄存器 L1 数据数据 Cache L1 代码代码 Cache L2 Cache L3 Cache

9、内部存储器（内存）内部存储器（内存） 外部存储器（外存）外部存储器（外存） 外存外存Cache 10 4.2 现代微机的系统地址映射现代微机的系统地址映射 960KB 640KB 768KB 896KB 0F0000H 0EFFFFH 0E0000H 0DFFFFH 0C0000H 0A0000H 0BFFFFH 09FFFFH 0FFFFFH 1MB 00000H DOS区区 传统视频区传统视频区 （SMM存储器）存储器） 128KB 扩充区扩充区 128KB（16 KB 8） 扩展系统扩展系统BIOS（低端）（低端） 64KB（16KB 4） 系统系统BIOS（上端）（上端） 64KB 1

10、1 4.2.2 主存储地址范围（主存储地址范围（1MB-TOLUD） 兼容兼容DOS存储（传统地址范围）存储（传统地址范围） 0MB 10000H 主存储区主存储区 1MB 0H 15MB 0F0000H TOLUD 100000H ISA Hole（可选）（可选） 主存储区主存储区 TSEG（1MB/2MB/8MB可选）可选） IGD（164MB可选）可选） PCI存储范围存储范围 APIC Flash Memory 最大最大4GB 0FFFFFFFFH 12 4.2.3 PCI存储地址范围（存储地址范围（TOLUD-4GB） 13 14 15 将线性地址按照固定大小划分为页，将页映射到虚拟

11、存将线性地址按照固定大小划分为页，将页映射到虚拟存 储中储中，虚拟存储中的页再按照需要映射到物理内存中虚拟存储中的页再按照需要映射到物理内存中 分页机制并不是必须的分页机制并不是必须的 分页机制分页机制对应用程序来说是透明的对应用程序来说是透明的 所有的应用程序看到的都是线性地址所有的应用程序看到的都是线性地址 16 1717 4.3 IA-32结构保护模式下的存储管理结构保护模式下的存储管理 4.3.1保护模式与特权级概述保护模式与特权级概述 1.保护模式概述保护模式概述 1818 2.特权级概述特权级概述 1919 4.3.2 保护模式下的段式存储管理保护模式下的段式存储管理 1. IA-

12、32/Intel 64段式存储管理的几种模式段式存储管理的几种模式 2020 2121 22 4.3 IA-32结构保护模式下的存储管理结构保护模式下的存储管理 4.3.1 保护模式下的段式存储管理保护模式下的段式存储管理 1. 段式管理的地址变换段式管理的地址变换 段寄存器的段寄存器的152位位偏移量偏移量 45(77) 32(64) 31(63) 0 段描述符段描述符 段表段表 32(64)位线性地址位线性地址 物理物理 地址地址 逻辑逻辑 地址地址 段基址段基址 23 2. 段描述符段描述符 D7 D0 段界限段界限 70 段界限段界限 158 基址基址 70 基址基址 158 基址基址

13、 2316 基址基址 3124 TYPES AVL DPLP GD/B L段界限段界限 1916 0 1 2 3 4 5 6 7 24 D7 D0 AVLG D/BL段界限段界限 1916 用户的操作系统可用位用户的操作系统可用位 D/B位位 代码段代码段(D位位) D=1 使用使用32位操作系统位操作系统 和和32位寻址方式位寻址方式 D=0 使用使用16位操作系统位操作系统 和和16位寻址方式位寻址方式 数据段数据段(B位位) B=1 使用使用ESP寄存器，上寄存器，上 限为限为FFFFFFFFH B=0 使用使用SP寄存器，上寄存器，上 限为限为FFFFH G=0 段长以段长以1字节为单

14、位字节为单位 G=1 段长以段长以4K字节为单位字节为单位 D/B位位 粒度位粒度位 1在在64位模式，位模式，0在兼容或在兼容或IA-32模式模式 25 A W R ED C E=0 E=1 S=1DPL P D7 D0 存在位存在位 特权位特权位 S=1是非系统段是非系统段 S=0是系统描述符是系统描述符 代码段标志代码段标志 数据段标志数据段标志 兼容位兼容位 可读位可读位 访问位访问位 扩展方向位扩展方向位 可写位可写位 非系统段中的第非系统段中的第5字节字节 可执行位可执行位 26 系统描述符中的系统描述符中的TYPE 27 28 n set_trap_gate(0, n set_t

15、rap_gate(1, n set_intr_gate(2, n set_system_intr_gate(3, n set_system_gate(4, n set_system_gate(5, n set_trap_gate(6, n set_trap_gate(7, n set_task_gate(8,31); n set_trap_gate(9, n set_trap_gate(10, n set_trap_gate(11, n set_trap_gate(12, n set_trap_gate(13, n set_intr_gate(14, n set_trap_gate(16, n

16、 set_trap_gate(17, n set_trap_gate(18, n set_trap_gate(19, n set_system_gate(128, 29 30 RPLTi 选择符（段寄存器）选择符（段寄存器） 15 2 1 0 索引索引 Ti=1 Ti=0 0 1 0 1 LDT LDT LDT GDT 基址基址 界限界限 选择符选择符 基址基址 界限界限 LDTR GDTR 2 2 31 32 #include stdafx.h #include #include DWORDLONG gdtr,savegdt； WORD descriptor4= 0 xFFFF, 0X0F0

17、0, 0XF200, 0X0040； int result10； int main（int argc, char* argv） _asm pushebp sgdtgdtr 33 movebp,dword ptr gdtr+2 addebp,70h leaedi,savegdt movesi,ebp movsd movsd movedi,ebp leaesi,descriptor； movsd movsd pushes movax,0073h 34 moves,ax leaedi,result moveax,1 movebx,1 _asm movcx,10 a1：moves：eax,eax ad

18、deax,4 loopa1 _asm movcx,10 a2：moveax,es：ebx movedi,eax 35 addebx,4 addedi,4 loopa2 _asm popes popebp printf（result=）；）； for（int i=0；i10；i+） printf（%d,resulti）；）； return 0； 36 4.3.2 保护模式下的虚拟页式存储管理保护模式下的虚拟页式存储管理 主存主存 页框页框 页面页面 程序程序1 程序程序2 程序程序3 3737 2. IA-32/Intel 64页式存储管理模式页式存储管理模式 当当CR0.PG=1且且CR0.P

19、E=1（保护模式使能）的时候，（保护模式使能）的时候， 页式管理被使能，此时可用三种分页的模式中的一种页式管理被使能，此时可用三种分页的模式中的一种 。当。当CR0.PG=1并且并且CR4.PAE=0时进入该时进入该 模式。模式。 。当。当CR0.PG=1, CR4.PAE=1并且并且 IA32_EFER.LME=0时进入该模式。时进入该模式。 。当。当CR0.PG=1, CR4.PAE=1并且并且 IA32_EFER.LME=1时进入该模式时进入该模式 3838 页目录页目录 32位线位线 性地址性地址 页目录项号页目录项号页面号页面号 偏移偏移 CR3 32位物理地址位物理地址 31 22

20、 21 12 11 0 页表页表 低低12位位 高高20位位 31 12 11 9 8 7 6 5 4 3 2 1 0 PWTPCD 页表基地址页表基地址3112 P RW US G AVL AD0 页目页目 录项录项 PWTPCD 页框基地址页框基地址3112 PRWUS G PAT AVL AD 页表页表 项项 31 12 11 9 8 7 6 5 4 3 2 1 0 3939 32位线性位线性 地址地址 页目录项号页目录项号偏移偏移 CR 3 32位物理位物理 地址地址 31 22 21 0 页目录页目录 低低22位位 高高10位位 31 22 (M-19) 13 12 11 9 8 7

21、 6 5 4 3 2 1 0 PWTPCD页框基地址页框基地址3122PRWUSAD1 页目页目 录项录项 PAT AVL G 4040 32位线性地址位线性地址 页目录项号页目录项号偏移偏移 CR3 物理地址物理地址 31 30 29 21 20 0 页目录页目录 PDPT项号项号 页目录指针表页目录指针表 464位位 51264位位 页目页目 录项录项 PWTPCD 2MB对齐的页框基地址对齐的页框基地址 PRWUS AVL AD 63 M (M-1) 21 20 13 12 11 9 8 7 6 5 4 3 2 1 0 1G 低低21位位 高高31位位 PAT 4141 31 5 4 3

22、 2 1 0 PWTPCD 32字节对齐的字节对齐的PDPT基地址基地址 CR3寄存器寄存器 63 M (M-1) 12 11 9 8 5 4 3 2 1 0 PWT PCDPAVL PDPT项项4KB对齐的页目录基地址对齐的页目录基地址 （高（高24位）位） 63 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0 PWTPCD 4KB对齐的页表基地址对齐的页表基地址 PRWUSAVLA0 页目录项页目录项 PWTPCD 4KB对齐的页框基地址对齐的页框基地址 PRWUSAVLAD 页表项页表项 63 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0 0G

23、32位线性地址位线性地址页目录项号页目录项号页面号页面号偏移偏移 CR3 物理地址物理地址 31 30 29 21 20 12 11 0 页目录页目录页表页表 PDPT项号项号 页目录指针表页目录指针表 464位位51264位位51264位位 低低12位位 高高40位位 4242 PWTPCDPML4基地址基地址 P RW USA 63 62 52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0 AVL PML4表表 EXB AVL PDPT表表 PWTPCD页目录基地址页目录基地址 PRWUSA 63 62 52 51 M (M-1) 12 11 9 8 7 6 5

24、 4 3 2 1 0 AVLEXB AVL 页目录项页目录项PDE（4KByte页表）页表） PWTPCD页表基地址页表基地址 PRWUSA 63 62 52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0 AVLEXB AVL0 0 0 页表（页表（4KByte页表）页表） PWTPCD页框基地址页框基地址 PRWUSA 63 62 52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0 AVLEXB AVLG PAT D 0 4343 4444 PWTPCDPML4基地址基地址 P RW USA 63 62 52 51 M (M-1) 12

25、 11 9 8 7 6 5 4 3 2 1 0 AVL PML4表表 EXB AVL PDPT表表 PWTPCD页目录基地址页目录基地址 PRWUSA 63 62 52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0 AVLEXB AVL 页目录项页目录项PDE（2MB页表）页表） PWTPCD页框基地址页框基地址 PRWUSA 63 62 52 51 M (M-1) 21 20 13 12 11 9 8 7 6 5 4 3 2 1 0 AVLEXB AVLG 1 DAVLPAT 0 4545 4646 PWTPCDPML4基地址基地址 P RW USA 63 62

26、52 51 M (M-1) 12 11 9 8 7 6 5 4 3 2 1 0 AVL PML4表表 EXB AVL PDPT表表 PWTPCD页框基地址页框基地址 PRWUSA 63 62 52 51 M (M-1) 30 29 13 12 11 9 8 7 6 5 4 3 2 1 0 AVLEXB AVLG 1 DAVLPAT 4747 48 31 5 4 3 2 1 0 PWTPCD 32字节对齐的字节对齐的PDPT基地址基地址 CR3寄存器寄存器 63 36 35 12 11 9 8 5 4 3 2 1 0 PWT PCDPAVL PDPT项项4KB对齐的页目录基地址对齐的页目录基地址

27、 （高（高24位）位） 63 36 35 12 11 9 8 7 6 5 4 3 2 1 0 PWTPCD 4KB对齐的页表基地址对齐的页表基地址 PRWUSAVLA0 页目录项页目录项 PWTPCD 4KB对齐的页框基地址对齐的页框基地址 PRWUSAVLAD 页表项页表项 63 36 35 12 11 9 8 7 6 5 4 3 2 1 0 0G 32位线性地址位线性地址页目录项号页目录项号页面号页面号偏移偏移 CR3 36位物理地址位物理地址 31 30 29 21 20 12 11 0 页目录页目录页表页表 PDPT项号项号 页目录指针表页目录指针表 464位位51264位位51264

28、位位 低低12位位 高高24位位 49 32位线性地址位线性地址 页目录项号页目录项号偏移偏移 CR3 36位物理地址位物理地址 31 30 29 21 20 0 页目录页目录 PDPT项号项号 页目录指针表页目录指针表 464位位 51264位位 页目页目 录项录项 PWTPCD 2MB对齐的页框基地址对齐的页框基地址 PRWUS AVL AD 63 36 35 21 20 13 12 11 9 8 7 6 5 4 3 2 1 0 1G 低低21位位 高高15位位 PAT 50 PWTPCDPML4基地址基地址 P RW USA 63 62 51 39 12 11 9 8 7 6 5 4 3

29、 2 1 0 AVL PML4表表 EXB AVL PDPT表表 PWTPCD页目录基地址页目录基地址 PRWUSA 63 62 51 39 12 11 9 8 7 6 5 4 3 2 1 0 AVLEXB AVL 页目录项（页目录项（4KByte页表）页表） PWTPCD页目录基地址页目录基地址 PRWUSA 63 62 51 39 12 11 9 8 7 6 5 4 3 2 1 0 AVLEXB AVL0 0 0 页表（页表（4KByte页表）页表） PWTPCD页目录基地址页目录基地址 PRWUSA 63 62 51 39 12 11 9 8 7 6 5 4 3 2 1 0 AVLEXB

30、 AVLG PAT D 51 52 4.4 高速缓冲存储器高速缓冲存储器Cache 4.1.1 Cache的工作原理与地址映射的工作原理与地址映射 1. Cache的工作原理的工作原理 53 2. Cache的地址映像的地址映像 主存中的每一页都映像到高速缓存中的一个固定页，而高速主存中的每一页都映像到高速缓存中的一个固定页，而高速 缓存中的每一页却对应着主存中的若干页。缓存中的每一页却对应着主存中的若干页。 这是最简单的一种映像技术，易于实现，地址变换速度快，这是最简单的一种映像技术，易于实现，地址变换速度快， 但是不够灵活，但是不够灵活，Cache的页冲突概率高，空间利用率低。的页冲突概率

31、高，空间利用率低。 54 主存中各区内相同字块号的数据块都可以分别调入缓存中字块号相同的地址 中，但同时只能有一个区的块存入缓存。由于主、缓存字块号相同，因此， 目录表登记时，只记录调入字块的区号即可。 55 图所示为主存、Cache地址格式、目录表格式及地址变换规则。主存、 Cache字块号及块内地址两个字段完全相同。目录表存放在相联存储器中，其中 包括二部分：数据块在主存的区号和有效位。目录表的容量与Cache的字块数相 同。 56 57 n 全相联映像技术允许主存中每一个页面映像全相联映像技术允许主存中每一个页面映像 到到Cache的任何一个页面位置上，也允许采的任何一个页面位置上，也允

32、许采 用某种替换算法从已占满的用某种替换算法从已占满的Cache中替换出中替换出 任何一个旧页面。这种方式冲突概率低，可任何一个旧页面。这种方式冲突概率低，可 达到很高的达到很高的Cache命中率，但实现起来比较命中率，但实现起来比较 困难。困难。 58 59 地址映象规则：主存的任意一字块可映象到Cache中的任意一字块。 （1）主存与Cache分成相同大小的字块。 （2）主存的某一字块可以装入Cache的任意一字块空间中。 图3-15示出了目录表（字块标记）的格式及地址变换规则。目录表存放在相 关（联）存储器中，其中包括三部分：主存的字块号、Cache字块号、有效位 （也称装入位）。由于是

33、全相联方式，因此目录表的容量应当与Cache的字块数 相同。 60 61 n主存和主存和Cache按同样大小划分成块。按同样大小划分成块。 n主存和主存和Cache按同样大小划分成组。按同样大小划分成组。 n主存容量是缓存容量的整数倍，将主存空间按缓冲区主存容量是缓存容量的整数倍，将主存空间按缓冲区 的大小分成区，主存中每一区的组数与缓存的组数相的大小分成区，主存中每一区的组数与缓存的组数相 同。同。 n当主存的数据调入缓存时，主存与缓存的组号应相等，当主存的数据调入缓存时，主存与缓存的组号应相等， 也就是各区中的某一块只能存入缓存的同组号的空间也就是各区中的某一块只能存入缓存的同组号的空间

34、内，但组内各块地址之间则可以任意存放，内，但组内各块地址之间则可以任意存放， 即从主即从主 存的组到存的组到Cache的组之间采用直接映象方式；在两个的组之间采用直接映象方式；在两个 对应的组内部采用全相联映象方式。对应的组内部采用全相联映象方式。 62 63 64 例：设有例：设有8个块，分成个块，分成2个组，在上述地址序列下：个组，在上述地址序列下： 65 66 3. Cache的读写操作的读写操作 访问页面在访问页面在Cache中中直接读直接读Cache，不读主存，不读主存 访问页面不在访问页面不在Cache中中 贯穿读出式：页面从主存读到贯穿读出式：页面从主存读到Cache，再到，再到

35、CPU 旁路读出式：页面直接从主存读到旁路读出式：页面直接从主存读到CPU，而不，而不 经过经过Cache 写回法：写写回法：写Cache页时不写主存，到下次页面修改时页时不写主存，到下次页面修改时 再写主存。再写主存。 写贯穿法：页面在写到写贯穿法：页面在写到Cache时同时写到主存，以保时同时写到主存，以保 持主存与持主存与Cache的相关页的内容一致的相关页的内容一致 n 67 4.4.2 IA-32的的Cache结构结构 物理存储器物理存储器 系统总线系统总线 (外部外部) 总线接口单元总线接口单元 L2 Cache L3 Cache* 数据数据Cache （L1） 指令译码器指令译码

36、器 跟踪跟踪Cache*/L1指令指令Cache Instruction TLBs Data TLBs 存储缓冲存储缓冲 * Intel Xeon 处理器才有处理器才有 * 跟踪跟踪Cache只有只有Pentium 4才有才有 68 Core Solo，Core Duo，Core 2，Pentium 4中中 L1和和L2Cache行和行和Intel Xeon 处理器的处理器的L1 、L2 和和L3 Cache行都是行都是64字节。字节。 Cache不支持部分不支持部分Cache行的填充。行的填充。 TLBs存储最近用过的页目录和页表项。他们存储最近用过的页目录和页表项。他们 通过降低访问主存中

37、页表的次数来加快页表的通过降低访问主存中页表的次数来加快页表的 访问。访问。 处理器的处理器的Cache对软件来说基本上是透明的。对软件来说基本上是透明的。 对对Cache行为的了解有助于优化软件的性能。行为的了解有助于优化软件的性能。 6969 Intel Core i7处理器的高速缓存结构处理器的高速缓存结构 数据数据Cache单单 元（元（L1） L2 Cache STLB (2级级TLB) ITLB指令指令Cache QPI IMC L3 Cache 芯片组芯片组 指令译码器和前端指令译码器和前端 乱序引擎乱序引擎 数据数据 TLB 70 4.4.3 IA-32的的Caching类型类型 主存单主存单 元的读写不使用元的读写不使用Cache。所有读和写都只针对主存，。所有读和写都只针对主存， 并且以程序的次序执行而不会重排序。并且以程序的次序执行而不会重排序。 和和UC存储器具存储器具 有一些相同的特征，不过这种存储器类型可以通过对有一些相同的特征，不过这种存储器类型可以通过对 WC类型存储器的类型存储器的MTRRs编程来撤消。编程来撤消。 和和UC-存储器存储器 一样，主存单元的读写不使用一样，主存单