毕业设计（论文）基于AT89C51单片机的简易逻辑分析仪的设计与制作

1、简易逻辑分析仪的设计与制作目 录前言2第1章 绪论3第1.1节 逻辑分析仪在数字科技中的地位3第1.2节 逻辑分析仪的发展状况5第2章 系统分析6第2.1节 逻辑分析仪的组成及工作原理6第2.2节 系统方案的选择与论证7第2.3节 系统总体方案框图9第3章 系统硬件设计11第3.1节 cpu的选择与应用11第3.2节 数字信号发生器模块的实现15第3.3节 主控系统模块的电路设计与实现16第3.4节 功能实现模块18第3.5节 d/a转换电路19第3.6节 硬件的抗干扰措施19第4章 系统软件设计20第4.1节 软件主cpu流程图20第4.2节 软件从cpu程序流程图21第4.3节 中断服务子

2、程序流程图22第4.4节 掉电保护流程图23第5章 系统测试25第5.1节 测试仪器25第5.2节 测试方法25第5.3节 误差分析25结论26参考文献26致谢27附录：部分源程序28简易逻辑分析仪的设计与制作【摘要】：逻辑分析仪是一种新型的数字测试仪器。它应用于微机等数字系统的软件、硬件调试，故障检查，性能分析等过程中。本设计采用at89c51单片机控制8路逻辑信号电平采集的简易逻辑分析仪设计。采用at89c2051控制系统实现一个数字信号发生器可预置8路信号工作, 采集电路以5kbit每秒的速率同时对8路逻辑信号进行采样。逻辑信号门限电压通过键盘任意设定，信号采集的触发等级、触发条件、触发

3、位置由键盘设定。【关键词】：逻辑分析仪；at89c51；at89c2051；数字信号发生器abstract: logic analyzer is a new-style digital testing instrument. it is used in the test of software and hardware of digital system, such as micro-computer, fault-checked, analyzing-performance.this paper introduces the design of the simple logic analyz

4、er which acquisition of 8 routes signal level is controlled through at89c51 single chip. the control system through at89c2051 to realize a digital waveform generator scheduled 8 routes signal.5kbit/s real-time sample rate of the acquisition circuit is faced to the 8 routes logic signal in the meanti

5、me. threshold voltage of logic signal is set arbitrarily by keyboard, trigger rank, trigger condition and trigger location are set by keyboard.key words: logic analyzer；at89c51; at89c2051; digital waveform generators前言信息时代是数字化的时代，数字技术的高速发展，出现了以高性能计算机为核心的数字通信、数字测量的数字系统。在我们通信技术中开始是对模拟信号进行变换和传输, 以后随着半导

6、体器件的出现, 使数字电路能大量地生产和应用, 这样数字技术在通信中得到广泛应用和发展。人们将语音和图象信号用数字技术变换成数字信号后, 再在线路上进行传输。但是在近十年中由于大规模集成电路技术的发展, 生产了大容量的半导体存贮器、移位寄存器, 以及广泛应用的微处理器芯片和许多支持芯片。在这些器件以及应用这些器件的电路和系统中采用数据表示信息。这个数据可以是存贮器的地址或该地址单元中所存放的内容，而这个内容可以是程序中某条指令或要操作的数据。这些数据及其控制信号的其中一个特点就是它们都是逻辑信号, 可以表示为高电平或低电平, 或表示为逻辑“ 1 ” 或逻辑“ 0 ” , 只有这两种状态。所以我

7、们在分析和检查这些逻辑信号时只关心它们的状态及其组合, 而往往不必顾及其具体信号的大小和形状。数据信号的另一个特点就是它是由几个比特（bit）的逻辑状态来组成一个具体的数据字（word）。在数字通信中它们以串行方式进行传输, 如以五位或七位代码表示一个量值或控制信号。而在微处理器及计算机中则以8位、16位、32位并行通路上逻辑状态的组合代表一个数据字、一条指令等。数据信号的第三个特点是逻辑信号往往是随机的, 非周期性信号, 甚至是间歇出现的信号。传统的示波器往往比较适合观察周期性的重复出现的模拟信号或脉冲信号。但是对随机的非周期信号是很难稳定同步的。而且在现有示波器中一般只有双踪交替扫描显示,

8、 所以它们不能观察显示多通道的并行逻辑状态。并且示波器是由被测信号的波形电平去触发产生扫描来显示被测信号, 它不能捕捉特定的数据字, 不能由特定的地址或指令来进行触发, 以便观察显示相应的数据序列。一般示波器的第三个主要缺点是没有数据存贮能力, 所以就不能捕捉和保存瞬刻即逝的信号。本文第一章主要是绪论，第二章讲系统的分析，主要是方案的选择与论证，第三章是系统硬件设计，第四章是系统软件设计，第五章主要讲系统测试。第1章 绪论第1.1节 逻辑分析仪在数字科技中的地位1.1.1. 数字科技对检测仪器的需求20 世纪70 年代以来，大规模集成电路、可编程逻辑器件、高速数据信号处理器和计算机技术等高新技

9、术得到迅猛发展，为解决数字设备、计算机及vlsi 等电路在研制、生产、检修和维护中的测试问题，出现了一类新的测试设备。因为其被测系统的信息载体主要是二进制数据流，为区别于频域或时域的测量，把这一类测试统称为数据域（data domain）测试，即有关数字系统的测试称为数据域测试。以离散时间或事件出现的次序为自变量，状态值为因变量的函数关系属数据域范畴。因此数据信息是由状态空间概念、数据格式和数据源构成的。它与频域或时域的信息不一样，具有以下一些特征：(1) 数字信息几乎都是多位传输的。(2) 数字信息是按时序传递的。(3) 许多信号仅发生一次。有些信号虽然可以重复发生，但是它们是非周期性的。(

10、4) 造成系统出错的误码常混在一串正确的数据流中，实际上只有错误已经发生以后才能辨认出来。(5) 信号的速度变换范围很大（如高速运行的主机和低速的外围设备）。显然，对数字系统的检测不可能象对模拟系统那样。用示波器及一般的电子测量仪器是难以观察和测量数字信息的。以上特点决定了对数字系统基本的检测要求：a、跟踪与分析状态数据流。这是对数字系统进行功能分析所必须的基本测量。跟踪状态流需要利用地址总线，最好同时也能观察数据总线，以便分析总线的全面工作情况。由于有的总线是复用的，因此要求测量时有选择数据的能力。b、为了监视数据线上的数据流，需要设置一个观察参考点，由它来决定需要捕获的对分析有意义的那部分

11、数据。c、分析异步总线时，需要了解各信号状态序列和每个信号在给定状态的持续时间，以便判定系统是否按正确的时序运行。这要求能分析信号状态之间的时间关系。d、来自系统内部或外界的干扰及毛刺常引起硬件出错，这样就需要捕捉干扰或毛刺，并把它们显示出来。1.1.2. 逻辑分析仪介绍逻辑分析仪是用来分析数字系统逻辑关系的一种仪器。它属于总线分析仪一类的数据域测试仪器，它主要用于查找总线(或多线)相关性故障。对于数据域的测试，逻辑分析仪是最典型的测试仪器。它一方面是分析数字系统和计算机软、硬件最有力的工具，另一方面它本身又与微计算机紧密结合起来，产生了多种智能逻辑分析仪和个人仪器型的逻辑分析仪插件。有些逻辑

12、分析仪还与计算机开发系统、仿真器、数字电压表和示波器等结合起来，构成完善的仪器系统。有些先进的逻辑分析仪可以同时检测几百路的信号，还拥有灵活多样的触发方式，可以方便的在数据流中选择感兴趣的观测窗口。逻辑分析仪还能观测触发前和触发后的数据流，具有多种便于分析的显示方式。目前逻辑分析仪已成为设计，调试和检测维修复杂数字系统，计算机和微机化产品的最有力工具。逻辑分析仪按其工作特点，可分为两大类：逻辑状态分析仪（logic state analyzer，简称lsa）和逻辑定时分析仪（logic timing analyzer，简称lta）。两类分析仪的基本结构是相似的，主要区别在于显示方式和定时方式上

13、。逻辑状态分析仪主要用来监测数字系统的工作程序，并用“0”或“1”来显示被测系统的逻辑状态，以便对系统进行状态分析。其状态数据的采集是在被测系统的时钟下实现的，即逻辑状态分析仪与系统是同步工作的。这能有效地解决程序的动态调试问题，因此，逻辑状态分析仪主要用于系统的软件测试。逻辑定时分析仪主要用来显示各通道的逻辑波形，特别是各通道之间波形的时序关系。为了能显示出这种时序关系，在逻辑定时分析仪中应提供采样时钟，即所谓内部时钟，来控制数据的采集。一般采集数据的内部时钟频率应该是被测系统时钟频率的510 倍。因此，从上面的描述可以看出，逻辑定时分析仪与被测系统是异步工作的，主要用于系统的硬件测试，它能

14、检测出系统的工作时序及各种不正常的毛刺脉冲。1.1.3. 逻辑分析仪在数据域测试中的应用逻辑分析仪是一种主要的通用数据域测试仪器。逻辑分析仪在计算机、自动测试系统、ic 设计、智能仪器、数据通讯以及自动控制等数字系统中，用于硬件逻辑、时序和软件运行情况的研究、分析、测试和故障诊断，是新产品开发和系统维护必不可少的工具。在软件方面，特别是象冲突、存储器泄漏和栈溢出等这些实时软件问题是很难诊断的，因为它们只有系统在某一速度运行时才出现。逻辑分析仪具有很大存储深度的特性，可以用长时间间隔“实时跟踪”方法来找到问题根源。因而，逻辑分析仪具有实时跟踪记录程序的能力而无须停止运行。在硬件方面，嵌入式硬件设

15、计者在系统开发中试图找出不明显的实时硬件问题是很难的，这些问题包括：逻辑错、逻辑电平违例、噪声超限、串扰、总线竞争、匹配电阻错、时钟漂移、时序超差或违例、建立保持时间违例和毛刺。逻辑分析仪为实时监视、捕捉和分析硬件操作提供了一种解决方法。现在，逻辑分析仪已经成为国际上最通用的电子测量仪器之一。第1.2节 逻辑分析仪的发展状况逻辑分析仪是一种常见的电子测量仪器，是数字域分析仪器的典型代表，它的主要功能是测量数字电路中的逻辑波形及逻辑关系。目前，它在数字域内解决问题的能力已使它的应用处于与示波器并列的位置。前者用于解决数字域检测问题，后者则用于解决模拟信号的检测问题。逻辑分析技术的发展可以由逻辑分

16、析仪的发展来展示。逻辑分析仪最早被构思为“数字示波器”，由多线示波器的设计思路发展而成。自1973 年美国hp 公司和biomation 公司几乎同时研制出了第一代逻辑分析仪，迄今为止已经经历了四代。第一代产品速度低、功能简单，具有基本触发功能和简单显示方式；第二代产品在触发功能和显示方式上作出了较大改进，以便适应微机软、硬件分析的需要；第三代产品实现微机化，将定时分析和状态分析结合在一起，便于软、硬件交互分析，功能日臻完善；第四代产品构成功能完善的仪器系统，不仅包含了早期的逻辑分析仪功能，还扩充了特征分析仪和嵌入式开发系统等功能。目前逻辑分析仪的市场主要由外国产品占主导地位，核心技术掌握在如

17、美国的agilent、tektronix 等大公司手中。例如tektronix 公司的tla7q4 产品，具有136 通道，2ghz 定时速率，100mhz 状态速率，64m内存深度。其功能齐全，结构复杂，技术要求高，但价格也相当昂贵。我国在80 年代初，也开始了逻辑分析仪方面的研制、生产。20世纪80 年代后期，逻辑分析仪变得更加复杂，当然使用起来也就更加困难。例如，引入多电平树形触发，以应付条件语句如if、then、else等复杂事件。这类组合触发必然更加灵活，同时对大多数用户来说就不是那样容易掌握了。今天的逻辑分析仪提供几百个工作在200mhz频率上的通道信号连接就是个现实问题。适配器、

18、夹子和辅助爪钩等多种多样，但是最好的办法的是设计一种廉价的测试夹具，逻辑分析仪直接连接到夹具上，形成可靠和紧凑的接触。第2章 系统分析第2.1节 逻辑分析仪的组成及工作原理逻辑分析仪主要由探头和主机部分构成。主机部分又由输入比较器、存储器、时钟电路、触发电路、控制部分以及键盘、鼠标、显示器等部分组成。根据需要同时测试的信号数量可以选择不同通道数的主机和探头，根据需要测试信号的快慢可以选择不同采样速率的主机和不同带宽的探头。逻辑分析仪的主要结构如图2-1：时钟选择内部时钟探 头存储器输入比较器控制部 分显示器键盘鼠标触发电路外部时钟数字信号图2-1 逻辑分析仪的结构(1)、 探头用于连接被测信号

19、和逻辑分析仪主机，根据具体应用可以配备不同的探头连接器形式。典型的探头有mictor 探头、飞线探头、soft touch 等。有单端探头也有差分探头。探头是通过电缆连接到逻辑分析仪主机的。(2)、 输入比较器用于和输入信号比较，产生数字0、1 的比较结果。输入比较器的比较阈值可调，因此可以适应不同电平标准的电路。(3)、 存储器用于存储比较器的比较结果，并送给控制部分做数据处理和显示。存储器越深，一次记录的波形时间越长。存储器的深度通常用点数来表示，一般指每通道的存储点数，也有些厂家指所有通道总共的存储点数。(4)、 时钟电路根据需要选择外部时钟或者内部时钟对输入信号进行采集和存储。根据采样

20、时钟的来源不同，逻辑分析仪可以有两种工作模式。当使用内时钟时叫timing 模式，也叫异步分析，通常用于电路的时序关系分析，timing 模式通常要求采样时钟是被测信号速率的510倍才能有比较好的显示效果；当使用外时钟时叫state模式，也叫同步采样，采样时钟一般来源于被测电路的工作时钟，通常用于电路的功能性分析，state 模式下采样时钟一般和被测信号的数据速率一样（也可以双边沿采样）。(5)、 触发电路、控制部分、键盘/鼠标、显示器触发电路跟据输入数据的特定信息进行触发，控制数据采集、处理、显示过程的开始和结束。逻辑分析仪的触发可以设置得非常复杂，可以分为很多步，每步可以有分支，步与步之间

21、还可以相互跳转，因此可以做非常复杂的数字电路的调试。控制这部分主要由cpu系统构成，用于对采集到的数据进行分析、处理和显示。键盘用于操作和控制逻辑分析仪。显示器用于显示采集到的原始数据和分析结果。第2.2节 系统方案的选择与论证2.2.1. 数字信号发生器模块方案一：采用555定时器和可预置移位寄存器。用74ls194a接成8位可预置循环移位寄存器，方波发生器提供一时钟信号给移位寄存器，预置数用8个波段开关接入（即循环序列）。此方案简单可靠，但信号频率不易更改，硬件复杂，不易扩展。方案二：用pc 通过软件编程可以从并行口输出信号波形，不需要硬件电路，且设计灵活，但是不适合电子设计竞赛，并且pc

22、体积大，携带不方便。方案三：采用中规模fpga，使用vhdl语言设计移位寄存器。此方案可以实现精确定时产生信号，且信号频率可调，体积小, 但其显示电路占用资源多，这样设计出来的电路系统将大且复杂。方案四：采用一片at89c2051单片产生波形序列。用单片机产生数字信号，设计简单，设置灵活，频率调节方便，并且易扩展其他功能，有它独到之处！综合分析上述各方案，比较其优缺点，包括灵活性、可靠性、可扩展性和易操作性，所以选用方案四。2.2.2. 主体控制模块系统主体控制模块包括最小系统和数字信号处理控制模块。该模块是硬件电路的核心，有如下两个方案。方案一：以8031单片机为核心。但8031无片内rom

23、，需外扩eprom（例如27526）作为程序存储器。这样会增加电路的复杂性。方案二：采用at89c51单片机为主控制核心的双cpu串行通信方式。at89c51芯片，其内部含有可重复编程的flash rom,，可进行1000次檫除操作，在设计调试过程中可十分容易进行程序的修改，达到最佳的设计。利用存储器（eeprom）实现掉电存储功能。从cpu系统即以89c2051为主的显示模块的控制。数字信号处理模块主要是d/a转换器件的选择，我们选用性能优良的dac0832作为主控器件。系统主体控制模块如图2-2所示：89c2051d/a转换eeprom8 9c5 1串行口输出时钟信号p3.0图 2-2系统

24、主控模块方案二硬件简单，软件实现方便，大大提高了系统的设计性能。故采用方案二。2.2.3. 信号检测模块信号检测模块主要用来提高输入阻抗，并设置逻辑电平的门限电压。方案一：电阻分压，利用电阻网络把电压分级作为触发门参考电压，用模拟开关4067在把每个通道的信号和这个参考电压用电压比较器来比较，判断输入信号高低，输入单片机处理。方案二：采用d/a和比较器实现。单片机控制d/a的输出，作为比较器的参考电压，即可改变门限电压。与方案一比具有精确可调的优点。故选方案二。2.2.4. 用户接口模块用户接口模块包括显示，键盘等几个部分。方案一：本方案采用8279可编程接口芯片来实现系统的键盘/显示器扩展功

25、能,降低了电路的复杂度,提高了系统的稳定性及可靠性。8279能自动完成键盘输入和显示控制两种功能。键盘控制部分提供一种扫描工作方式,可与64个按键的矩阵键盘或传感器连接,能对键盘进行自动扫描、自动消抖、自动识别出按下的键并给出编码,能同时按下双键或n键实行保护,其接收键盘上的输入信息存入内部fifo缓冲器,并可在有键输入时向cpu请求中断。8279提供了按扫描方式工作的显示接口,其内部有一个显示缓冲器,能对8位或16位led自动进行扫描,将显示缓冲器的内容在led上显示出来。如图2-3所示：8 9 c 5 18 2 7 9键 盘74ls0774ls13874ls373八位七段led译码器图 2

26、-3 用户接口模块方案二：由单片at89c2051控制8个共阳数码管、8个按键构成动态显示模块。由于具有rs-232接口，易于与某些基于虚拟仪表技术的仪器主板相连，使其脱机工作，成为便携仪表，方便了使用；与专用键显接口芯片8279相比，价廉；采用串行方式与主控单片机交换信息，硬件及工艺设计简单，抗干扰能力强；可承担键显及其他信息处理功能，实现了键显智能化，从而使主机软件设计所考虑的因素减少，程序结构得以简化。方案如图2-4所示：at89c2051led显示译码驱动9015键盘74ls138图2-4动态显示模块方案三：lcd液晶显示。例如采用com12864液晶显示模块可以显示各种字符及图形，可

27、与cpu系统直接接口，具有8位标准数据总线、6条控制线及电源线，接口电路简单，控制方便。方案三在显示功能的实现上优于方案一、方案二，故采用方案三。第2.3节 系统总体方案框图经过仔细地论证与比较，我们确定了系统的各个主要模块的最终的可行方案，系统总体原理框图如图2-5所示：数字信号发生器at89c2051lcd显示器8位键盘at89c51单片机d/a幅度控制dac 0832模拟示波器八位逻辑信号输入eeprom at24c04图2-5系统总体原理框图第3章 系统硬件设计本文的信号发生器的硬件结构主要是由以下几个部分组成的:系统主控模块at89c51、数字信号发生模块、d/a转换模块、键盘输入模

28、块、lcd显示模块。第3.1节 cpu的选择与应用3.1.1. 单片机概述所谓单片机，即把组成微型计算机的各个功能部件，如中央处理器cpu、随机存储器ram、只读存储器rom、输入/输出接口电路、定时器/计数器以及串行通信接口等集成在一块芯片中，构成一个完整的微型计算机。因此单片机早期的含义为单片微型计算机（single chip microcomputer），直接译为单片机，并一直沿用至今。由于单片机面对的是测控对象，突出的是控制功能，所以它从功能和形态上来说都是应控制领域应用的要求而诞生的。随着单片机技术的发展，它在芯片内集成了许多面对测控对象的接口电路，如adc、dac、高速i/o口、p

29、wm、wdt等。这些对外电路及外设接口已经突破了微型计算机（microcomputer）传统的体系结构，所以更为确切反映单片机本质的名称应是微控制器。单片机是单芯片形态作为嵌入式应用的计算机，它有惟一的、专门为嵌入式应用而设计的体系结构和指令系统，加上它的芯片级体积的优点和在现场环境下可高速可靠地运行的特点，因此单片机又称之为嵌入式微控制器（embedded micro controller）。但是，在国内单片机的叫法仍然有着普遍的意义。我们已经把单片机理解为一个单芯片形态的微控制器，它是一个典型的嵌入式应用计算机系统。目前按单片机内部数据通道的宽度，把它们分为4位、8位、16位及32位单片机

30、。单片机的通过你编写的程序可以实现高智能，高效率，以及高可靠性！目前单片机渗透到我们生活的各个领域，几乎很难找到哪个领域没有单片机的踪迹。导弹的导航装置，飞机上各种仪表的控制，计算机的网络通讯与数据传输，工业自动化过程的实时控制和数据处理，广泛使用的各种智能ic卡，民用豪华轿车的安全保障系统，录象机、摄象机、全自动洗衣机的控制，以及程控玩具、电子宠物等等，这些都离不开单片机。更不用说自动控制领域的机器人、智能仪表、医疗器械了。单片机广泛应用于仪器仪表、家用电器、医用设备、航空航天、专用设备的智能化管理及过程控制等领域。3.1.2. 设计采用芯片及其引脚介绍根据第二章的方案论证与选择，本设计主要

31、采用芯片at89c51，at89c2051,dac8032等设计构成简易逻辑分析仪。其芯片图及引脚介绍如下所示。(1)、 芯片at89c51及其引脚at89c51是一种带4k字节闪烁可编程可擦除只读存储器（fperomflash programmable and erasable read only memory）的低电压，高性能cmos8位微处理器。其内部含有128字节的ram、32个可编程i/o口线、两个16为定时/计数器、一个五向量两级中断结构、一个全双工串行通信口、片内振荡器及时钟电路，同时，at89c51可降至0hz的静态逻辑操作，并支持两种软件可选的节电工作模式。如图3-1所示。图

32、3-1 at89c51p0口：p0口为一个8位漏级开路双向i/o口，每脚可吸收8ttl门电流。当p1口的管脚第一次写1时，被定义为高阻输入。p0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在fiash编程时，p0 口作为原码输入口，当fiash进行校验时，p0输出原码，此时p0外部必须被拉高。p1口：p1口是一个内部提供上拉电阻的8位双向i/o口，p1口缓冲器能接收输出4ttl门电流。p1口管脚写入1后，被内部上拉为高，可用作输入，p1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在flash编程和校验时，p1口作为第八位地址接收。 p2口：p2口为一个内部上拉

33、电阻的8位双向i/o口，p2口缓冲器可接收，输出4个ttl门电流，当p2口被写“1”时，其管脚将会被内部上拉电阻拉高，且作为输入。并因此作为输入时，p2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。p2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，p2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，p2口输出其特殊功能寄存器的内容。p2口在flash编程和校验时接收高八位地址信号和控制信号。p3口：p3口管脚是8个带内部上拉电阻的双向i/o口，可接收输出4个ttl门电流。当p3口写入“1”后，它们被内部上拉为高电平，并用

34、作输入。作为输入，由于外部下拉为低电平，p3口将输出电流（ill）这是由于上拉的缘故。rst：复位输入。当振荡器复位器件时，要保持rst脚两个机器周期的高电平时间。ale/prog：当访问外部存储器时，地址锁存允许的输出电平用于锁存地址的地位字节。/psen：外部程序存储器的选通信号。/ea/vpp：当/ea保持低电平时，则在此期间外部程序存储器（0000h-ffffh），不管是否有内部程序存储器。xtal1：反向振荡放大器的输入及内部时钟工作电路的输入。xtal2：来自反向振荡器的输出。(2)、 芯片at89c2051引脚介绍at89c2051是一带有2k字节闪速可编程可擦除只读存储器（ee

35、prom）的低电压，高性能8位cmos微处理器。它采用atmel的高密非易失存储技术制造并和工业标准mcs-51指令集和引脚结构兼容。通过在单块芯片上组合通用的cpli和闪速存储器，atmel的at89c2051是一强劲的微型处理器，它对许多嵌入式控制应用提供一定高度灵活和成本低的解决办法。其芯片图如图3-2所示。图3-2 at89c2051l 引脚说明vcc：电源电压。gnd：地。p1口：p1口是一个8位双向i/o口。口引脚p1.2p1.7提供内部上拉电阻，p1.0和p1.1要求外部上拉电阻。p1.0和p1.1还分别作为片内精密模拟比较器的同相输入(ani0)和反相输入(ain1)。p1口输

36、出缓冲器可吸收20ma电流并能直接驱动led显示。当p!口引脚写入“1”时，其可用作输入端，当引脚p1.2p1.7用作输入并被外部拉低时，它们将因内部的写入“1”时，其可用作输入端。当引脚p1.2p1.7用作输入并被外部拉低时，它们将因内部的上拉电阻而流出电流。 p3口：p3口的p3.0p3.5、p3.7是带有内部上拉电阻 的七个双向i/o口引脚。p3.6用于固定输入片内比较器的输出信号并且它作为一通用i/o引脚而不可访问。p3品缓冲器可吸收20ma电流。当p3口写入“1”时，它们被内部上拉电阻拉高并可用作输入端。用作输入时，被外部时拉低的p3口脚将用上拉电阻而流出电流。下表3-1是p3口引脚

37、作用。引脚口功能p3.0rxd串行输入端口p3.1txd串行输入端口p3.2int0 外中断0p3.3int1 外中断1p3.4t0定时器0外部输入p3.5t1定时器1外部输入表3-1 p3口引脚作用p3口还接收一些用于闪速存储器编程和程序校验的控制信号。 rst：复位输入。rst一旦变成高电平所有的i/o引脚就复位到“1”。当振荡器正在运行时，持续给出rst引脚两个机器周期的高电平便可完成复位。每一个机器周期需12个振荡器或时钟周期。 xtal1：作为振荡器反相器的输入和内部时钟发生器的输入。 xtal2：作为振荡器反相放大器的输出。l 性能指标和mcs-51产品兼容；2kb可重编程flas

38、h存储器（10000次）；2.7-6v电压范围；全静态工作：0hz-24mhz；2级程序存储器保密锁定；128*8位内部ram；15条可编程i/o线；两个16位定时器/计数器；6个中断源；可编程串行通道；高精度电压比较器（p1.0，p1.1，p3.6）；直接驱动led的输出端口。(3)、 芯片dac0832引脚介绍dac0832的芯片如图3-3所示。图3-3 dac0832dac0832是8分辨率的d/a转换集成芯片。与微处理器完全兼容。这个da芯片以其价格低廉、接口简单、转换控制容易等优点，在单片机应用系统中得到广泛的应用。d/a转换器由8位输入锁存器、8位dac寄存器、8位d/a转换电路及

39、转换控制电路构成。l dac0832的主要特性参数如下：分辨率为8位；电流稳定时间1us；可单缓冲、双缓冲或直接数字输入；只需在满量程下调整其线性度；单一电源供电（+5v+15v）；低功耗，200mw。dac0832结构：d0d7：数字信号输入端。ile：输入寄存器允许，高电平有效。cs：片选信号，低电平有效。wr1：写信号1，低电平有效。xfer：传送控制信号，低电平有效。wr2：写信号2，低电平有效。iout1、iout2：dac电流输出端。rfb：是集成在片内的外接运放的反馈电阻。vref：基准电压（-1010v）。vcc：是源电压（+5+15v）。agnd：模拟地 ngnd：数字地，可

40、与agnd接在一起使用。l dac0832的工作方式：根据对dac0832的数据锁存器和dac寄存器的不同的控制方式，dac0832有三种工作方式：直通方式、单缓冲方式和双缓冲方式。第3.2节 数字信号发生器模块的实现数字信号发生器由8路信号产生电路、循环移位寄存器、100hz时钟产生电路和逻辑信号输出部分构成。在这里使用一片小单片机at89c2051作为信号发生器，通过8路开关设置循环移位元逻辑信号序列，输入at89c2051的p1口，由2051内部定时在p3.7产生100hz的时钟信号，在p3.2输出预置波形，通过移位寄存器74hc164产生8路循环移位元信号。如图3-4所示。at89c2

41、051874hc164p3.2p3.7ds1q0q7ds28路循环移位序列输出100hz时钟信号输出clk开关置入0，1序列图3-4数字信号发生模块其硬件电路连接图如下图3-5所示。 图3-5数字信号发生硬件电路图第3.3节 主控系统模块的电路设计与实现该模块主要由最小系统和信号采集处理电路组成。最小系统由一片at89c51、一片at89c2051及一片eeprom（at24c04）构成，其部分硬件连接图，如图3-6所示。 图3-6最小系统逻辑分析仪的信号采集是在时钟作用下按节拍进行的,时钟信号采用外部输入。本设计信号采集处理电路由运放lm324组成的d/a电阻网络组成，八路输入信号通过电压比

42、较器lm324和d/a转换器dac0832提供的基准电压作比较后，作为存储单片的输入，8路信号接入lm324同相输入端，可以获得较大阻抗。如图3-7所示。图3-7信号采集处理电路该模块的设计思路是：由双cpu系统控制对数字信号发生器输出的数字信号进行采样存储，再经过一系列的信号处理，在模拟示波器上复现出来。从模拟示波器波形显示原理可知，只要在y轴（纵轴）输入一个电压信号，同时在x轴（横轴）加上一个同频的锯齿波扫描电压，便可在示波器上复现电压信号的波形。为此必须设计相应的x、y的输出电压信号。本设计在单片机的控制下，经数模转换电路d/a分别向示波器的x，y轴输出锯齿波同步信号、被采样波形信号，以

43、复现被采样存储的波形。在这，根据设计要求（8路信号通道，包括8位x通道和8位y通道，）我们采用有8位输出通道、两级锁存控制功能、能够实现多通道d/a的同步转换输出的dac0832芯片。由此可知该模块的工作原理如下：单片机控制程序先向y轴输入被采样存储在ram中的波形数据，经dac0832内部的d/a电阻网络生成阶梯波，选通y轴dac0832中的第1锁存器并被锁存；向x轴送入对应的锯齿波数据（该数据是由d/a生成的阶梯波经一个lm324组成的低通滤波器滤波后，再送入lm324构成的电压跟随器而转换出锯齿波。但是实践证明，通过这种方式生成的波形并不理想。为了得到理想的锯齿波，我们一改常规思维，着手

44、从软件的角度考虑，我们要将阶梯波转换成锯齿波，可以增加阶梯数，减小阶梯幅度，当离散的数字量增加到一定量时可以近似看成模拟量，如图3-8所示。），这个写信号选通x轴dac0832中的第1锁存器；然后通过向外部存储器写数据指令产生的译码信号dacx+y，将在x，y轴第1锁存器锁存的数据与100hz的时钟信号同步送出并进行d/a转换，再将转换结果送到示波器，从而达到在示波器上显示波形的目的。图3-8模拟波形第3.4节 功能实现模块3.4.1. 按键实现电路本设计采用44标准的行列键盘，通过8个i/o口控制16个键，采用线反转法行列键盘扫描。在单片机系统中为了扩大同一个i/o口的键盘个数，则采用了行列

45、式键盘接法，就是交叉相接。如图3-9所示：图3-9按键电路键盘接的前4个i/o口为行接线，后4个为列接线。这样的接法就构成了一个坐标，每个键都对应这一个行的位置和一个列的位置。例如我们说左上角的那个所对应第1行和第4列，即单片机p1.0和p1.7两个i/o口。键盘的组成是用的微动开关，微动开关的特性是当有键按下时开关的两个引脚闭合导通。无按键时两个引脚是断开的状态。这样我们按下图3-4中左上角的键时p1.0和p1.7在物理上市导通了，其它的i/o口（p1.1p1.6）都处于独立的状态。这里我们用的方法是将4个行线的i/o口置为“0”（低电平）将列线的i/o口置为“1”（高电平）。这样当有键按下

46、某一行的i/o口就和某一列中的i/o口导通了，因为行线的口都是“0”（低电平）所以和行线导通的列线也将会变成“0”，而其余的列线因为开始时是“1”又没和其他的行线导通，所以依然是“1”。这样我们就可以找出了按键所在的列了。反过来确定行的位置也是一样的。3.4.2. lcd显示电路单片机接受键盘的中断申请，不同的按键执行不同的功能，并将执行的结果在lcd上显示出来。在显示的时候，由于lcd 只接受相应字符的字形码，所以对于固定不变的提示信息和标题，lcd会将字型码存储在单片机rom 的字库内。对于变化的数值的字型码，lcd则在显示以前通过查字库，将字库内存储的数字的字型码复制到自己的存储单元，然

47、后将自己的存储单元的字型码送入lcd显示缓存中显示。d7d0s数据的输入输出由单片机p2.0p2.7口控制，rs为数据选择信号由p3.0控制，e为读写使能端，高电平有效，下降沿锁定数据由p3.2控制，r/w为读写选择端，高电平：读数据，低电平：写数据，由单片机p3.1口控制。具体如图3-10所示。图3-10 lcd显示电路第3.5节 d/a转换电路将8路数字信号分别输入如图3-11所示的d/a转换电路，转换成模拟信号后通过转换电路输出反向稳定电压，提供模拟示波器的x,y轴显示所需信号。图3-11 d/a转换电路第3.6节 硬件的抗干扰措施(1)、 配置去耦电容。电源输入端跨接220uf的电解电

48、容。在关键元件中串入0.1uf的无感瓷片电容或者云母电容。电容引线尽量短，减少高频带来的影响。(2)、 其次，尽量加粗地线。第4章 系统软件设计第4.1节 软件主cpu流程图主cpu通过跟从cpu及at24c04的串行通信从而来完成数据的传输和通信。主要完成数据的采集，存储，显示，系统变量的设置等功能。系统初始化是对系统所用到的变量、定时器、中断方式等进行设置。然后判断是否进行联机测试，是的话，系统开始串行通信，进行数据的传输。并进行系统参数设置即：设置门限电压，设置触发方式，设置时间轴位置。设置门限电压：电压从（0.25v4v）16级变化，可以通过软件设定某个门限电压，就是将某个电压值设为标

49、准，超过这个电压视为高电平，反之则为低电平。设置两种不同的触发方式即：单级触发还是三级触发，先选择是何种触发方式，若是单级触发，设置单级触发字，若符合要求，则送示波器显示8路触发的波形。若是三级触发。即当连续依次捕捉到设定的3个触发字时，开始对被测信号进行一次采集、存储与显示，并显示触发点位置。3级触发字可任意设定（例如：在8路信号中指定连续依次捕捉到两路信号11、01、00作为三级触发状态字）。若符合要求，则立刻送示波器显示8路触发的波形。设置时间轴位置：就是在八路波形的某个垂直位置设置一条时间轴，可以将触发的波形存储在at24c04中，实现了波形的存储。其流程图如图4-1所示。输出控制数据

50、读取及处理y输出初始化联机测试串行通信系统变量设置数据存储输入控制门限电压选择x输出yn开始返回图4-1主cpu流程图第4.2节 软件从cpu程序流程图此cpu程序主要完成了键盘、显示功能。与主cpu进行串行通信，通过键盘可以设置各种参数，如可以设置触发字，当满足触发条件时进行触发并显示。如图4-2所示。n初始化联机调试键盘扫描显示扫描串行通讯 y开始结束图4-2从cpu流程图第4.3节 中断服务子程序流程图中断服务子程序流程图如图4-3所示。判决满足触发条件送示波器显示采集恢复现场保护现场存储yn结束开始图4-3中断流程图第4.4节 掉电保护流程图我们利用at24c04对数据进行存储和掉电保

51、护。与at89c51相连时，p3.5用作sda线，p3.4用作scl线。流程图如图4-4所示。开始信号检测总线忙否写操作初始化读操作应答信号yn停止信号开始返回图4-4掉电保护流程图总线协议：总线空闲：scl和sda都保持高电平。开始信号：scl保持高电平的状态下，sda出现下降沿。出现开始信号以后，总线被认为忙。停止信号：scl保持高电平的状态下，sda出现上升沿。停止信号过后，总线被认为空闲。总线忙：在数据传送开始以后，scl为高电平的时候，sda的数据必须保持稳定，只有当scl为低电平的时候才允许sda上的数据改变。第5章 系统测试第5.1节 测试仪器数字万用表，模拟示波器，直流稳压源第

52、5.2节 测试方法5.2.1. 数字信号发生器的测试(1)、 观察上电起始显示情况。用插线连接好电源，接好地，把clk输出和p3.2各口的用插线接到示波器上，液晶屏幕上将显示欢迎信息和当前p3.2口循环输出的默认序列0000 0101，8位序列结束处有闪烁标志，仅接其后显示的是输出clk信号的频率100hz。用示波器监视p0口的输出波形q0q7，观察它的输出规律是0000 0101序列在循环移位显示;同时可从屏幕上可观察p3.2口波形的电压值（高电平和低电平的峰峰值）：用示波器监视clk输出口波形；同时可从屏幕上读出clk信号的频率(2)、 预置8位循环信号序列，并检测输出信号电平。(3)、

53、测试序列的时钟频率用示波器监视clk输出口波形；同时可从屏幕上读出clk信号的频率稳定显示，且输出波形稳定清晰。5.2.2. 逻辑分析仪的测试首先接上电源观察简易逻辑分析仪的开机状态：第一行没有高电平触发标志，处于未触发状态；时间标志线可以清晰的看到显示于屏幕的最左端。按下设置键进入设置状态，再按动一下进入单极触发字设置状态，依次按0/1键进行单极触发初始字的设置，同时对信号发生器也设置一个和出发字相同的脉冲序列，然后在示波器屏幕上就会看到我们所设信号发生器的信号在示波器上清晰稳定的显示，并且在q0q7即第二通道向下到最后一通道的所显示的状态字与单级触发字恰好相同处的一条垂直方向处有高电平升起

54、，这便是触发处。这证明单极触发字被顺利写入，且在各路被测信号电平与触发字所设定的逻辑状态相同时，即在满足触发条件下进行了一次采集、存储。第5.3节 误差分析本系统的误差主要来源于以下两个方面(1)、 基准源的不稳定影响了d/a芯片的输出性能，使得每一级逻辑门限电压都存在一定的系统误差。(2)、 电源纹波的干扰减小了系统的噪声容限, 从而降低了电压比较器的比较性能。结论这次简易逻辑分析仪的设计与制作提高了我们动手和思维能力，让我们更加深入的了解了简易逻辑分析仪的功能以及其各项性能指标。这次的制作提高了我们团队合作的能力，培养了我发们现问题，解决问题的能力。不仅让我们明白意见细微的错误往往是导致事

55、情失败的根本原因，而且还培养了我们吃苦耐劳的精神。我们也从中明白了理论与实际相结合的重要性。参考文献1. 江波， 叶丽基于51单片机的简易逻辑分析仪j广西大学学报（自然科学版）：2008.62. 咸德勇，张 建，喻小虎简易逻辑分析仪（d 题）电子世界：2004年7期3. 罗鹏，张文强，周斌简易逻辑分析仪设计j信息与电脑：2009年12期4. 黄任 ，杨芳芳 ，张万能简易逻辑分析仪（d 题）j电子世界：2004年6期5. 瞿安连教授简易逻辑分析仪（d 题）测评分析j电子世界：2004年1期6. 朱震华, 储婉琴. 简易逻辑分析仪的设计与实现. 实验室研究与探索：2001 年4 月, 第20 卷第

56、2 期7. 方伟群一种简易逻辑分析仪的设计，机电工程技术, 2004年 07期8. 鲜永菊示波器功能扩展电路：简易逻辑分析仪的研制，重庆邮电学院学报：自然科学版-2000年1期9. 黄铄 梅忠义 简易逻辑分析仪设计, 阜阳师范学院学报：自然科学版-2010年2期致谢时间如梭，转眼毕业在即。回想在大学求学的四年，心中充满无限感激和留恋之情。感谢母校为我们提供的良好学习环境，使我们能够在此专心学习，陶冶情操。谨向我的论文指导老师丁副教授致以最诚挚的谢意！丁老师不仅在学业上言传身教，而且以其高尚的品格给我以情操上的熏陶。本文的写作更是直接得益于他的悉心指点，从论文的选题到体系的安排，从观点推敲到字句斟酌，无不凝聚着他的心血。滴水之恩，当以涌泉相报，师恩重于山，师恩难报。我只有在今后