新型结构finFET及其在SRAM电路的应用教材

1、VLSI 读书报告 张潇 1101213779新型结构 finFET 及其在 SRAM电路的应用摘要：随着半导体工艺不断发展， CMOS电路尺寸不断缩小，传统的体硅工艺已经很难再满足器件和电路的性能和功耗要求。近年来，一种新型器件结构Fin-type field-effecttransistors (finFETs) 越来越受到人们的关注， Intel 的 22nm 工艺便采用了这种结构。现 在 流 行 的 finFET 又 分 为 两 种 结 构 ： independent-gate finFET (IG-finFET) ( 又 名 shorted-gate (SG) finFETs)和 t

2、ied-gate finFET( TG-finFET )。其中 IG-finFET 因其多变的工作方式在静态随机存储器( SRAM)电路中受到青睐。RAM电路的数据存储稳定性已经成为一个引人关注的问题。而利用IG-finFET 多变的工作方式， 基于 IG-finFET 的 SRAM六管单元， 能够减少静态和动态功耗， 降低延迟， 同时提高 数据存储稳定性和集成度。关键字： IG-finfET TG-finfET SRAM 功耗 读取稳定性VLSI 读书报告 张潇 11012137791 新型器件结构的必要性和工艺实现CMOS工艺的发展主要体现在器件尺寸的不断减小上，而在此过程中， 不断增加的

3、亚阈值电流和栅介质泄露电流成为了阻碍CMOS工艺进一步发展的主要因素。与传统的体硅MOSFET相比，finFET 器件在抑制亚阈值电流和栅漏电流方面有着绝对的优势。finFET 的双栅或半环栅和薄的体硅会抑制短沟效应， 从而减小亚阈值漏电流。 短沟效应的抑制和栅控能力的增强， 使得 finFET 器件可以使用比传统更厚的栅氧化物。 这样， finFET 器件的栅漏电流也会减小。 而且， finFET 器件的体硅一般是轻掺杂甚至不掺杂的，因此，同传统的单栅器件相比，载流 子迁移率将会得到提高。 finFET 器件取代传统体硅器件将是必然。finFETs for Nanoscale CMOS Di

4、gital Integrated Circuits一文对 finFET 器件的工艺流程进行了简单的介绍，如下所示：图 1 finFET 器件的简单工艺流程可以看出， 这种 finFET 工艺是在 SOI 的基础上进行的。 其大概流程是这样的： 首先是源 漏及沟道的图形定义；然后长栅氧和栅；再进行源漏注入和电极生长。可以看出， finFET 工 艺流程与体硅器件相比也并不是很复杂。VLSI 读书报告 张潇 11012137792 finFET 器件结构和电学特性这部分将对 finFET 器件的物理和电学特性做一个介绍。本文中的 finFET 均为对称结构，如图 2 所示。这是 Independe

5、nt-Gate and Tied-Gate FinFET SRAM Circuits: Design Guidelines for Reduced Area and Enhanced Stability 一文中提到的两种结构。的 3D 模型。 (c)IG-finFET图 2：finFET 结构 (a)TG-finFET 的 3D模型。 (b)IG-finFET 的俯视图(沟道长度 32nm)。图 2 中 (a) 为 TG-finFET ，它的栅是连为一体的，所以名叫tied-gate finfET。 (b) 为IG-finFET ，它的栅中间有绝缘体隔离，它的前栅( front gate )和

6、后栅( back gate )是独 立的，互不干扰，所以叫 independent-gate finFET 。FinFET Circuit Design一文中也提到了类似的两种 finfET 。VLSI 读书报告 张潇 1101213779图 3： finFET 结构(a)SG-finFET 的3D模型。 (b)IG-finFET 的3D模型。这篇文献把 IG-finFET 叫做 shorted-gate FinFET ，而且其 IG-finFET 也与前面提到的 略有不同它的前后栅不是通过绝缘体隔离，而是直接去掉了顶部的栅，从而起到了隔离 作用，但基本结构和原理是一致的。finFET 的宽度

7、 W有垂直栅结构决定 (见图 2)。对于一个只有一个 fin 的 TG-finFET 晶体 管，它的最小宽度 Wmin是Wmin = 2 Hfin + tsi这里， Hfin 是 finFET 的 fin 的高度， tsi 是体硅的厚度，如上图所示。 Hfin 是 Wmin的 主要决定因素，因为 tsi 总是很小。当晶体管不止拥有一个 fin 时，它的总的宽度 Wtotal 是Wtotal = n Wmin = n (2 Hfin + Tsi)IG-finfET 两个独立的栅使其有不同的工作方式。 (1) TG模式：双栅连在一起，在相同 电压下工作 ； (2) 低功( LP)耗模式( low-

8、power mode )：前栅接输入信号而后栅极接无效 信号(对于 N-finFET ，接地；对于 P-finFET ，接高电平)，以减少漏电流，降低功耗 (3) IG 模式：在这种模式下，前栅接输入信号，而后栅接任意的信号，对器件特性进行调控。TG工作模式下的两个栅极所接信号一致，所以，跟单栅工作模式相比，有较低的栅阈值电压Vth 。不同工作模式下的输出特性曲线如图 4 所示。其中 Vgfs 是前栅( front gate )和源端的电势 差， Vgbs是后栅( back gate )和源端的电势差。VLSI 读书报告 张潇 1101213779图 4 32nm 的 IG-finfET NM

9、OS 器件的输出特性图Vgbs图 5 LP 模式下反相器的功耗和延迟与 Vgbs 的关系其中，IG 模式下的反相器功耗和延迟与 Vgbs的关系如图 5所示，可以进一步看出 对器件和电路性能的调控。VLSI 读书报告 张潇 11012137793 finFET SRAM 单元本部分将分别介绍 TG-finFET 和 IG-finFET SRAM 单元电路。1）标准 TG-finFET SRAM 单元对于标准 TG-finFET SRAM 单元 ， 可以考虑两个不同尺寸的 TG-finFET SRAM 单元SRAM-TG1和 SRAM-TG）2，如图 6所示。 SRAM-TG1中的六个晶体管都是最

10、小尺寸，这对于提fin高集成度很有利。然而，为了获得足够的抗干扰能力和读取稳定性，下拉管应该至少有两个图 6： TG-finFET SRAM单元（ a） SRAM-TG1所: 有管子均是最小尺寸（ b） SRAM-TG2:下拉 管均有两个 fin 。（ 2） IG-finFET SRAM 单元利用 IG-finFET 的不同工作模式下的器件特性，可以对SRAM单元进行改进。 IG-finFETSRAM单元与 TG-finFET SRAM 进行比较，静态漏电流功耗将得到减小，同时数据稳定性和电 路集成度得到提高。与 TG-finFET SRAM 单元不同，两个 IG-finFET SRAM 单元

11、的所有晶体管VLSI 读书报告 张潇 1101213779均只有一个 fin 。如图 7 所示：图 7： IG-finFET SRAM 单元（ a）SRAM-IG1. （ b）SRAM-IG2.在 SRAM-IG1 单元中，下拉管是 TG-finFET，上拉管和存取管是工作在 LP 模式下的IG-finFET 。存取管此时就成为高阈值电压器件。 在读取过程中， 直接读取机制引发的失调会 被抑制，而不必增大管子的尺寸。这样，在最小尺寸的前提下，数据稳定性得到了提高，关 态漏电功耗也减小了。在 SRAM-IG2 单元中，构成反相器的管子均是 TG-finFET ，而存取管是 IG-finFET 。

12、 IG-finFET 的栅阈值电压可以通过选择性的栅偏压进行调制。SRAM-IG2提供了两种数据存取机制。存取管的后栅被一个读或写信号（RW）控制，另前栅被一个单独的写入信号控制（W）。SRAM-IG2 的工作方式如下：在非存取状态下， RW和 W信号均是低电平。在读取时， RW 是高， W是低。若节点 1存储“ 0”， BL通过 N3和 N1放电；若节点 2存储“ 0”，BLB通过 N2 和N4放电。存取管 N3和N4与N1和 N2相比阈值电压高， 导通电阻高。 存取管电流减小。 外VLSI 读书报告 张潇 1101213779部干扰对数据读取的影响在 SRAM-IG2中将得到抑制， 从而提

13、高与 TG-finFET 相比的读取稳定 性。在写入过程中， RW和 W均是高电平。 N3和 N4 表现出低阈值电压， 高导电能力。 SRAM-IG2 的写入速度跟 TG-finFET 差不多。若 BL放电， BLB充电，节点 1写入“ 0”，通过 N3被写入 IG-finFET SRAM 中。若 BL充电， BLB放电，节点 2写入“ 0”通过 N4被写入。VLSI 读书报告 张潇 11012137794 关键性能仿真结果在 Independent-Gate and Tied-Gate FinFET SRAM Circuits: Design Guidelines forReduced Ar

14、ea and Enhanced Stability一文中，通过 MEDICI 软件，对 32nm工艺下的两个TG-finFET SRAM 单元( SRAM-TG1和 SRAM-TG2)和两个 IG-finFET SRAM 单元( SRAM-IG1和 SRAM-IG2)的读取稳定性、漏电功耗、单元面积、动态功耗和延迟等因素进行比较。晶体管 尺寸在图 6和图 7 中已经给出。工作状态下的数据是在 70 的测得。漏电功耗分别在 70和 27下测量，以便于得到 不同温度下 finfET 工艺的漏电功耗。(1)读取稳定性本文中用静态噪声容限( static noise margin SNM)来评判读取稳

15、定性。 SNM的定义是：使 SRAM单元状态发生反转的最小直流噪声。四种SRAM单元的 SNM如图 8 所示。图 8 TG-finFET 和 IG-finFET 读取的静态噪声容限SRAM-IG1, SRAM-IG2 和 SRAMTG2的读入 SNM与 SRAM-TG1相比提高了 50%、 92%、 64%。( 2)漏电功耗在 70和 27 下测量的数据如图 9 所示：VLSI 读书报告 张潇 1101213779图9 在70和 27下 SRAM单元的漏电功耗SRAM单元的漏电功耗由总的有效晶体管宽度所产生的漏电流决定。在SRAM-TG1,SRAM-IG1, SRAM-IG2, 所有 的晶 体

16、管 都是 最小尺寸 的， 所以 SRAM-TG1, SRAM-IG1, 和 SRAM-IG2的漏电功耗基本相等，并且都小于SRAM-TG。2 SRAM-TG2晶体管尺寸增大，自然就引发漏电功耗的增大。 SRAM-IG1 和SRAM-IG2在70C (27 C)比SRAM-TG2少 35% (36%) 。 此外，可以看出温度对电路功耗的影响非常巨大。(3)动态功耗和存取速度与 BL连接的访问存储器的节点和氧化层电容对这个SRAM单元影响最大。 BL 的长度可由单元版图的高度来估算。 一个形 RC网络可以近似 SRAM单元。定义读取延迟为使 BL和 BLB 之间的电压相差 200mV所用的时间。

17、SRAM的功耗和延迟如图 10 所示：图 10 工作状态的功耗和延迟，各项比较均以SRAM-TG1为标准VLSI 读书报告 张潇 1101213779（4）工艺涨落本部分通过 1500次蒙特卡洛仿真对 TG和 IG SRAM的工艺变化的影响进行估计。假设沟 道长度、 fin 的高度、 fin 的厚度和栅氧厚度都独立， 且均符合高斯分布。 对应的漏电功耗分 布和 SNM分布如图 11 和 12：图 11 ： SRAM-TG2, SRAM-IG1,的 SRAMIG2 的漏电功耗分布图 12:SRAM单元的 SNM分布SRAM-IG1/2 的漏电功耗的平均值和标准差与SRAM-TG2相比分别低 35

18、%和 41%。另外，SRAM-IG1/2 的 SNM平均值均比 SRAM-TG1高，但方差却更小。VLSI 读书报告 张潇 11012137795) SRAM单元的面积各 SRAM单元的版图及面积如图 13 所示：VLSI 读书报告 张潇 1101213779图 13：finFET SRAM单元的版图 (a) SRAM-TG1.( b) SRAMTG2.(c) SRAM-IG1. (d) SRAM-IG2.SRAM-TG1, SRAM-IG1, and SRAMIG2:0.226 m2. SRAM-TG2: 0.254 m2.SRAM-TG1,SRAM-IG1, and SRAM-IG2 的版

19、图面积较小，因为它们的晶体管都只有一个 fin ，是最小尺寸的。 SRAM-TG2版 图面积较大，因为作为下拉管，它有两个fin 。 SRAM-TG2的版图面积比其他三个单元大 12.5% 。（ 6） TG/IG SRAM小结finFET SRAM 单元结构，既增加了数据读取的稳定性和存储器的集成度，同时还减小了 静态功耗。在本部分中， 所有构成 IG-finFET 的六个晶体管均是最小尺寸。 在第一种 IG-finFET 中，存取管 finFET 和上拉 finFET 均是在单栅模式下工作，从而增大了静态噪声容限，与同 样尺寸大小 TG-finFET 相比增大了 50%。在第二种 IG-fi

20、nFET 中， 存取管 finFET 栅阈值电压 可以动态调整。第二种 IG-finFET 的读取静态噪声容限与相同尺寸的 TG-finFET 相比提高了 92%。另外，两种 IG-finFET SRAM单元的漏电功耗与相同 SNM的 TG-finFET SRAM相比降低了 36%。使用 IG-finFET 工艺与相同性能的 TG-finFET SRAM 相比版图面积减小了 11%。VLSI 读书报告 张潇 11012137795 总结通过对 Independent-Gate and Tied-Gate finFET SRAM Circuits:Design Guidelines for Reduced Area and Enhanced Stability 、 FinFET Circuit Design、 FinFETs for Nanoscale CMOS Digital Integrated Circuits 三篇文献的学习， 首先对 finfET 结构和 SRAM 单元有了较为全面的 了解，其次对于当今 CMOS 工艺的发展有了进一步的了解，同时也对于课上所学的 SRAM 存储器有了更深的理解，此外，我还通过