数字逻辑试卷

1、精品好资料学习推荐数字逻辑试题1 （闭卷） 一、填空：（每空1分，共20分）1、（20.57）8 =（ ）162、(63.25) 10= ( )23、（FF）16= ( )104、X原=1.1101，真值X= _，X补 = _。5、X反=0.1111，X补= _。6、-9/16的补码为_，反码为_。7、已知葛莱码为1000，二进制码为_， 已知十进制数为92，其余三码为_。8、时序逻辑电路的输出不仅取决于当时的_，还取决于电路的 _ 。 9、逻辑代数的基本运算有三种，它们是_ 、_ 、_ 。 10、，其最小项之和形式为_。 11、RS触发器的状态方程为_，约束条件为_。 12、已知、，则两式之

2、间的逻辑关系为_。 13、触发器的CP时钟端不连接在一起的时序逻辑电路称之为_步时序逻辑电路 。 二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。（5分）2、化简 （5分）3、分析以下电路，其中RCO为进位输出。（5分）4、下图为PLD电路，在正确的位置添 * ， 设计出函数。（5分）三、分析题（30分） 1、分析以下电路，说明电路功能。（10分）2、分析以下电路，其中X为控制端，说明电路功能。（10分）3、分析以下电路，说明电路功能。（10分）四、设计题（30分）1、 设计一个带控制端的组合逻辑电路，控制端X=0时，实现，控制端X=1时，实现，用与非门及反相器实现。(15分)2、用D

3、触发器设计一个0110序列检测器，X为序列输入，Z为检测输出，其关系如下。(15分)X：1011010110110Z：0000100001000数字逻辑试题2一、 填空（每空1分，共20分）1 将下列二进制数转为十进制数（101101）B = （ ）D （1011011）B = （ ）D2 将下列十进制数转为二进制数，八进制数和十六进制数（43）= （ ）B = （ ）O = （ ）H （14625）= （ ）B = （ ）O = （ ）H3 将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+115）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码（38）=（ ）真值

4、 = （ ）原码=（ ）反码 = （ ）补码4 将下列各式变换成最简与或式的形式A B C = A + A B = A B + A C + B C = A + A B = 二、卡诺图化简法（每题6分，共12分）1 F=A+C+BD2F(A, B, C, D) = m(3, 5, 8, 9, 10, 12)+d(0, 1, 2, 13)2设计一个四位变补电路。（12分） 提示：输入一个四位二进制数，将此数据逐位变反再加1，然后输出。三、组合逻辑设计题（每题12分，共24分）1设计一个三输入的“多数表决电路”。当输入的A、B、C中有两个或两个以上为“1”时，输出为“1”，否则为“0”。（12分）四

5、、时序逻辑分析题（12分）1 分析下面的电路图，画出其状态表和状态图。五、时序逻辑设计题（32分）1 用D触发器设计一个“1010”序列检测器， 要求用一个输出信号来表示检测结果。（20分）提示：电路输入：10101010 电路输出：00010101 2用D触发器设计一个模4正向格雷码计数器。（12分）提示：计数方式：00, 01, 11, 10, 00, 01, 11, 10数字逻辑试题3二、 填空（每空1分，共20分）1 将下列二进制数转为十进制数（1010001）B = （ ）D （11101）B = （ ）D2 将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+254

6、.25）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码3 把下列4个不同数制的数(76.125)D、(27A)H 、(10110)B、(67)O 按从大到小的次序排列（ ）（ ）( )( ) 。4 对于D触发器，欲使Qn+1=Qn，输入D=（ ），对于T触发器，欲使Qn+1=Qn，输入T=（ ）5 一个512*8位的ROM芯片，地址线为（ ）条，数据线为（ ）条。6 对32个地址进行译码，需要（ ）片74138译码器。7 存储器起始地址为全0，256K*32的存储系统的最高地址为（ ）。8 将下列各式变换成最简与或式的形式（ ）（ ）（ ） 9五级触发器的进位模数最大为（ ）进制。二

7、、组合逻辑设计题（每题10分，共20分）2 用八选一数据选择器74LS151实现逻辑函数 （10分）3 A、B、C、D、E、F六名学生中选拔若干名去留学，人选的配备要求如下： A、B二人中至少去1人； A、D不能一起去； A、E、F三人中要派两人去； B、C两人中都去或都不去； C、D两人只能去1人；若D不去，则E也不去。请问：应选哪几名学生?（10分）三、组合电路分析题（10分） 已知逻辑电路如下图所示，分析该电路的功能。四、分析题（共24分）1、分析如下的时序逻辑电路图，画出其状态表和状态图，并画出Q1，Q2的波形图，Q1Q2初态为00。（14分）2、电路如图所示，要求写出它们的输出函数表

8、达式，化简，并说出它们的逻辑功能。（10分）五、设计题（26分）1 用JK触发器设计一个“111”序列检测器，允许重复，要求用一个输出信号来表示检测结果。（16分）2、试用74161设计一个同步十进制计数器，要求采用两种不同的方法。（10分）数字逻辑试题4（闭卷） 一、填空：（每题两分，共20分）1、（256.21）8=（ ）162、(14.63) 10=( )23、（ABE.CD）16= ( )24、X补=11011，真值为_。5、X反=10110，X补_。6、-13/128的原码、反码和补码分别为_、_、_。7、已知葛莱码01010101，其二进制码为_。8、时序电路可分为_时序电路和_时

9、序电路两类。他们的主要区别是_。9、存储器起始地址为全0，256K*32的存储系统的最高地址为_。10、128K*8的存储系统有_个存储单元。至少需要_根地址线_根数据线。二、用一个3线8线译码器实现函数的 (10分)三、试设计一个全减器电路，其所用的门电路由自己选定 （10分）四、用八选一数据选择器74LS151实现逻辑函数（10分）五、试分析电路是几进制计数器，画出各触发器输出端的波形图 （15分）六、试分析如图所示的逻辑电路，写出输出逻辑函数的表达式，并化简（10分）七、试用74HCT161设计一个计数器，其计数状态为自然二进制数10011111（10分） 八、试用负边沿D触发器设计一个

10、同步时序电路，其状态转换图如图a所示，S0，S1，S2的编码如图b所示。数字逻辑试题5三、 填空（每空1分，共20分）1 将下列二进制数转为十进制数（111000）B = （ ）D （101101）B = （ ）D2 将下列十进制数转为二进制数，八进制数和十六进制数（37）= （ ）B = （ ）O = （ ）H （93125）= （ ）B = （ ）O = （ ）H3 将下列有符号的十进制数转换成相应的二进制数真值、原码、反码和补码（+124）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码（29）=（ ）真值 = （ ）原码=（ ）反码 = （ ）补码4 将下列式子化到最简二、组合

11、逻辑设计题（每题12分，共24分）4 试设计一个4输入、4输出逻辑电路。当控制信号C=0时，输出状态与输人状态相反；当C=1时输出状态与输入状态相同。（12分）5 设计一个8421码变2421码的转换电路（12分）三、画图题（10分）用74LS138设计一个电路实现函数F = AB+ B C （提示：在74LS138的示意图上直接连线即可）四、时序逻辑分析题（16分）2 分析下面的电路图，画出其状态表和状态图，并说明其功能五、时序逻辑设计题（30分）1用D触发器设计一个“1001”序列检测器， 要求用一个输出信号来表示检测结果。（20分）2用D触发器设计一个模6计数器。（10分）数字逻辑试题1

12、答案一、填空：（每空1分，共20分）1、（20.57）8 =（ 10.BC ）162、(63.25) 10= ( 111111.01 )23、（FF）16= ( 255 )104、X原=1.1101，真值X= -0.1101，X补 = 1.0011。5、X反=0.1111，X补= 0.1111。6、-9/16的补码为1.0111，反码为1.0110 。7、已知葛莱码1000，其二进制码为1111， 已知十进制数为92，余三码为1100 0101 8、时序逻辑电路的输出不仅取决于当时的输入，还取决于电路的状态 。 9、逻辑代数的基本运算有三种，它们是_与_ 、_或_、_非_ 。 10、，其最小项

13、之和形式为_ 。 11、RS触发器的状态方程为_，约束条件为。 12、已知、，则两式之间的逻辑关系相等。 13、将触发器的CP时钟端不连接在一起的时序逻辑电路称之为_异_步时序逻辑电路 。二、简答题（20分）1、列出设计同步时序逻辑电路的步骤。（5分）答：（1）、由实际问题列状态图 （2）、状态化简、编码 （3）、状态转换真值表、驱动表求驱动方程、输出方程 （4）、画逻辑图 （5）、检查自起动2、化简（5分）答：3、分析以下电路，其中RCO为进位输出。（5分）答：7进制计数器。4、下图为PLD电路，在正确的位置添 * ， 设计出函数。（5分）5分 注：答案之一。三、分析题（30分） 1、分析以

14、下电路，说明电路功能。（10分）解： 2分ABCiXY0000000101010010111010001101101101011111该组合逻辑电路是全加器。以上8分2、分析以下电路，其中X为控制端，说明电路功能。（10分）解： 4分 4分所以：X=0 完成判奇功能。 X=1 完成逻辑一致判断功能。 2分3、分析以下电路，说明电路功能。（10分）解：（1）、 ， ， 3分 （2）、 2分（3）、 2分Q1n Q0nQ1n+1 Q0n+10 01 00 10 01 00 11 10 0（4）、 2分该电路是3进制减法计数器 1分四、设计题（30分）2、 设计一个带控制端的组合逻辑电路，控制端X=

15、0时，实现，控制端X=1时，实现，用与非门及反相器实现。(15分)解：（1）、真值表 （8分）XABF00000011010101101001101111011110（2）、卡诺图、代数式：（4分）或（3）、画电路图：（3分）略2、用D触发器设计一个0110序列检测器，X为序列输入，Z为检测输出，其关系如下。(15分)X：1011010110110Z：0000100001000解：（1）、设S0：输入1，S1：输入0，S2：输入01，S3：输入011，S4：输入0110S4与S0等价，状态图如上。（2）、列状态转换真值表及驱动表 每填对1格给1分 （8分）X Q1n Q0nQ1n+1 Q0n+

16、1D1 D0 Z0 0 00 10 1 00 0 10 10 1 00 1 00 10 1 00 1 10 00 0 11 0 00 00 0 01 0 11 01 0 01 1 01 11 1 01 1 10 00 0 0求驱动方程及输出方程，每个方程1分 （3分）电路图2分数字逻辑试题2答案一、 填空（每空1分）1 45，56875 2 101011，53，2B；1110101，165， EA 3 +1110011，01110011，01110011，01110011； 100110，1100110，1011001，10110104A + B+ C，A + B， A B + A C， A

17、二、1 B + AC + A D2AC + B D + A D + C D三、1A B + AC + BC2 Y3 = X3(X2 + X1 + X0) Y2 = X2( X1 + X0)Y1 = X1X0 Y0 = X0四、Z = XQ1 J1 = Q0 K1 = X + Q0 J0 = X K0 = X XQ1Q0010001/000/00111/010/01001/000/11111/000/1五、1 Z = X Q1Q0 D1 =X Q0 + Q1 Q0 D0 = X(按二进制数分配)2D1 = Q0 D0 = Q1数字逻辑试题3答案一 填空1、81， 3.6252、11111110.

18、01， 11111110.01， 11111110.01， 11111110.01 3、（27A）H（76.125）D（67）O（10110）B4、Qn, 15、9, 86、47、(3FFF)H8、 A+B AB+C 9、32进制二、组合逻辑设计题1、（5分）F=m3d3+m5d5+m6d6+m7d7（5分）则d3 d5 d6 d7为1，其他为0，画图略。2、（1分）假设A、B、C、D、E、F选上为1，选不上为0。（1分）报据条件(1)得： 化简后： A+B=1 （1分）根据条件(2)得： 化简后： （1分）根据条件(3)得： （1分）根据条件(4)得: （1分）根据条件(5)得： （1分）根

19、据条件(6)得： 要满足给定的六个选拔条件，应将上述6个式子相“与”，即（1分）（1分）展开 式得 即A=1，B=1，C=1，D=0，E=0，F=1（1分）可知应选拔A、B、C、F四名学生。 三、组合逻辑分析题。（5分）F=（5分）异或功能四、时序电路1、状态方程：（4分） 状态表：（4分）0011010010011100状态转换图（4分）00100111画波形图（2分）2、L= = （4分）；C1=AB+（A+B）C（4分）；全加器 （2分）五、1、设计题1.（3分）画出状态迁移图.如图(1)所示:2.（2分）列出状态表.如表(2)所示(化简前); 如表(3)所示(化简后)3.化简状态.通过

20、状态表可以看出,所列状态为最简状态.4.（2分）状态分配. S0-Q1Q0=00;S1-Q1Q0=01;S2-Q1Q0=10;S3-Q1Q0=11.5.（6分）求激励方程.如用JK触发器则激励方程为(由卡诺图(4、5)得): Q1n+1=XQ1nQ0n+XQ1nJ1=XQ0n ，K1=X； Q0n+1=XQ1nQ0n+XQ1nQ0n JO=XQ1n K0=XQ1n6.（3分）画出逻辑电路图.如图(6)所示:2、（5分）第一种方案：设从 Q 3 Q 2 Q 1 Q 0 0000 状态开始计数，取 D 3 D 2 D 1 D 0 =0000 。采用置数控制端获得 N 进制计数器一般都从 0 开始计数。写出 S N-1 的二进制代码为S N-1 S 10