EDA课程设计报告——孟庆康_第1页
EDA课程设计报告——孟庆康_第2页
EDA课程设计报告——孟庆康_第3页
EDA课程设计报告——孟庆康_第4页
EDA课程设计报告——孟庆康_第5页
已阅读5页,还剩52页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、石家庄经济学院信息工程学院电子信息工程专业EDA技术课程设计报告题目: LED点阵汉字显示 姓 名 孟庆康 学 号 4 班 级 电子一班 指导教师 马艳玲 2012年 1 月 12 日要求:1指导教师按照课程设计大纲要求完成学生课程设计指导工作。2课程设计任务书由指导教师照大纲要求填写,内容要全面。3课程设计报告由参加本学生填写。课程设计结束时交指导教师。4指导教师要根据每一位学生课程设计任务完成情况,认真审核设计报告,并在课程设计结束时,给出客观、准确的评语和成绩。5课程设计任务书和报告要语言流畅,图表正确规范。课程设计任务书班级 电子一班 姓名 孟庆康 学号 4 课程设计题目 LED点阵汉

2、字显示 课程设计起止日期 2011.12.26 至 2012.01.12 实习地点 石家庄经济学院实验楼308 课程设计内容与要求 1.及格:在实验箱上16*16点阵模块上显示汉字“电”;2.中 :设置不同的清屏方式(上下左右);3.良 :滚动显示汉字“电”;4.优 :滚动显示“电子信息工程。” 指导教师 马艳玲 2011 年 12 月26 日一、设计原理与技术方法:包括:电路工作原理分析与原理图、元器件选择与参数计算、电路调试方法与结果说明;软件设计说明书与流程图、软件源程序代码、软件调试方法与运行结果说明。1、 软件设计说明:(1)在实验箱上16*16点阵模块上显示汉字“电” LED点阵汉

3、字显示实验采用16*16的点阵,列选信为SEL0,SEL1,SEL2,SEL3,经4线16线译码器输出16列,最左边为第一列,列选信号是由一个4位向量SEL3.0控制;行选信号为line0line15,是由16个行信号组成的,每一行由一个单独的位来控制,高电平有效。实验中用逐列扫描的方法,将每列中不同的行用“0”或“1”写出,将列用时钟信号控制,当频率到达一定值时肉眼无法分辨,每列的值看上去几乎同时显示,静止的“电”字就显示在16*16点阵上。(2) 设置四种不同的清屏方式“电”字的四种清屏方式原理基本一样,就是在不同时刻将对应的不同逻辑值送给对应的行和列。 左清屏就是由一个低频时钟控制,由左

4、到右逐列清屏,clk1为上升延时,counter自动+1,电字的形状变一次,然后将此时电字的逻辑值送给对应的点阵位置。例如,clk第一次到上升延时就将缺少最左边一列的“电”字对应的逻辑值送给对应的点阵位置。依此类推,15次上升沿后“电”字就会清完。 右清屏原理同左清屏,由一个低频时钟控制,然后由右到左逐列清屏,clk1为上升延时,counter自动+1,“电”字逐列消失,直到15次上升沿,“电”字清完。 上、下清屏也是由一个低频时钟控制,在每次上升延时,“电”字消失一行,然后将此时“电”字对应的逻辑值送入对应的位置,16个上升沿过后,“电”字清完。由时钟控制循环完成清屏。(3) 滚动显示汉子“

5、电” 首先写出“电”字各行各列对应的逻辑值,然后由时钟控制以1列为单位将各列的值循环左移 ,每移动一列,就将此时的逻辑值送给对应的点阵坐标,时钟clk1每达到一次上升沿,counter自动+1,然后“电”字循环左移一次,将此时对应的逻辑值,送给对应的位置,随着counter的变化,“电”字逐列完成循环左移,也就是左滚动。滚动 (4) 滚动显示“电子信息工程” 滚动显示“电子信息工程”原理和“电”字左滚动基本相同,即在16*16点阵上写出其对应的逻辑值,用counter来作为不同时刻不同状态的切换信号,时钟信号clk1每次到达上升沿counter自动+1,然后“电子信息工程”左移六礼列,因为“电

6、子信息工程”为16*6=96列,所以时钟信号经过16个上升沿,即counter由0000到1111后,“电子信息工程”完成左移一次,然后由clk1控制循环滚动“电子信息工程”。2、 软件程序代码(1)“电”单独显示library ieee; -调用库use ieee.std_logic_1164.all; -标准库use ieee.std_logic_unsigned.all; -无标志库entity dian is -定义实体port(clk0,clr:in std_logic; -时钟和清屏 sel:out std_logic_vector(3 downto 0); -列扫描 line:o

7、ut std_logic_vector(15 downto 0); -行end dian; -实体结束architecture rtl of dian is -定义结构体signal q: std_logic_vector(3 downto 0); signal counter:std_logic_vector(3 downto 0); -列扫描计数器begin sel=q;p1:process(clk0,clr) begin - 进程开始if(clr=1)then -clr=1时,清屏 counter1111)then -十六进制,counter加到15后清零 counter=0000; e

8、lse counterline=x0000;qline=x03f8;qline=x0248;qline=x0248;qline=x0248;qline=x0248;qline=x7fff;qline=x4248;qline=x4248;qline=x4248;qline=x4248;qline=x43f8;qline=x4000;qline=x4000;qline=x7000;qline=x0000;qnull;end case;end process p2;end rtl;(2) “电”清屏library ieee; -调用库use ieee.std_logic_1164.all; -标准库

9、use ieee.std_logic_unsigned.all; -无标志库entity qp is -定义实体port(enable:in std_logic_vector(1 downto 0); -四选一电路控制端clk0,clk1,clr:in std_logic; -时钟信号 sel:out std_logic_vector(3 downto 0); -列扫描 line:out std_logic_vector(15 downto 0); -行end qp; -实体结束architecture rtl of qp is -定义结构体signal q: std_logic_vector

10、(3 downto 0); -列扫描signal counter:std_logic_vector(3 downto 0); -列扫描计数器begin sel=q; -q值给selp0:process(clk0,clr) begin -进程开始if(clr=1)then -clr=1时,清屏 q1111)then -十六进制,加到15后清零 q=0000;else q 的代码送入相应位置 case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when

11、 0001= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 0010= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 0011= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelin

12、elinelinelinenull; end case; when 0100= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 0101= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 0110= case q is when 0000=linelinelinelineli

13、nelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 0111= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 1000= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 1001= case

14、q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 1010= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 1011= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelin

15、enull; end case; when 1100= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 1101= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 1110= case q is when 0000=linelinelinelinelinelinelineli

16、nelinelinelinelinelinelinelinelinenull; end case; when others=null; end case; elsif enable=01then - enable=“01”时,“电”开始右清屏case counter is when 0000= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 0001= case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 0010= -“电”前14列 case q is when 0000=linelinelinelinelinelinelinelinelinelinelinelinelinelinelinelinenull; end case; when 0011= -“电”前13列 case q is when 0000=lineli

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论