Cadence原理图库和PCB库的设计与流程PPT精选文档

1、设计方法与流程,Capture原理图库与,Allegro PCB封装库,2,主要内容,Capture原理图库的组成。 Capture原理图库建库方法。 Capture原理图库调用方法,1.Capture 原理图符号库,2.Allegro PCB封装库,Allegro 封装库与PROTEL PCB封装库的比较。 Allegro 封装库的组成。 Allegro 封装库的建库方法。 Allegro 封装库路径设置及调用方法。 举例一些常见 PCB封装的制作,3,Capture 原理图符号库的组成,元件名：30BQ040。 元件编号的关键字：D。 元件管脚：图中红色线条。 元件符号：图中蓝色符号,注：

2、 如果元件没有指定Value值，则软件会把元件名设为 默认的Value值。 如果元件有多个part，则每个part的编号以指定的方式表示，如U?-1,表示第一个part的编号。U?-2表示第二个part的编号,4,直接新建元件,新建元件（选择New Part ） 。 绘制元件符号。 给元件添加管脚。 绘制元件外形。 添加文本。 保存元件,Capture原理图库建库方法,用电子表格新建元件,新建元件（选择New Part From Spreadsheet）。 填写管脚信息。 绘制元件符号。 绘制元件外形。 添加文本。 保存元件,5,新建元件,直接新建元件,有几个part的元件符号是否相同,6,A

3、lias Names,元件别名： 对于新建元件，我们可以赋予它多个别名，新建的元件及其别名均出现在库文件中，它们除了名称（对应于电路图中元件的part value值）不同外，其它方面均相同,7,Attach Implementation,Implementation参数： 为了表示元件的功能特点，有时候还需给新建的元件符号附加Implementation 参数,None：不附加任何的Implementation参数。 Schematic View：附加的一个电路图。 VHDL：附加一个VHDL文件。 EDIF：附加一个EDIF格式网络表文件。 Project：附加一个可编程逻辑设计项目。 P

4、Spice Model：附加一个描述该元件特性参数的 模型描述，供P spice仿真调用。 PSpice Stimulus：附加一个P spice激励信号描述文 件。 Verilog：附加一个Verilog文件,8,直接新建元件,绘制元件符号,9,直接新建元件,给元件添加管脚,添加单个管脚,Name： 管脚的名称 Number：管脚编号 Shape： 管脚形状 Type： 管脚类形 With：分一般信号管脚（Scalar）和总线管脚（Bus），如果选择总Bus，则总线可以直接与管脚连接。 Pin Visible：只有当Pin类型设为Power时，才能选中该复选框。 User Propertie

5、s：用于修改设置的参数或者新增加与该管脚有关的参数,10,直接新建元件,给元件添加管脚,管脚形状,11,直接新建元件,给元件添加管脚,管脚类型,注：设置管脚名时，若引线名称带有横线（例如RESET），则设置时应在每个字母后面加“”，如：“RESET,12,直接新建元件,给元件添加管脚,同时添加多个管脚引线：“Place” “Pin Array,第一个管脚名,第一个管编号,共同绘制几根引线,递进步长,Pin 间距,第一个管脚名,第一个管脚名,PIN显示OR关闭,13,直接新建元件,给元件添加管脚和外形，如下图，完成了第一个part的设计，其它part继续 前面步骤，并加下文字描述，最终完与这个元

6、件的建立,14,用电子表格新建元件,使用“New Part”选项不适合创建包含大量数目管脚的元件，对于管脚数目较多的元件，手动添加管脚和设置属性不仅费时且效率低。因此针对管脚数目较多的元件的，我们采用电子表格来新建元件,选择元件库，单击右键 从弹出的菜单中选择“New Part From Spreadsheet” 或者选择主菜单的中“Design” “New Part From Spreadsheet,15,用电子表格新建元件,打开“New Part From spreadsheet”对话框，如图所示,16,用电子表格新建元件,New Part From spreadsheet”对话框中的一些

7、设置,Part Name：元件名，将该元件放入电路中时，该名称也是元件的Part Value的默认值。 No.of Sections：表示该元件可以分割多少个Part。 Part Ref Prefix：元件名称前缀以。 Part Number：表示该元件每个Part是以数字（Number）还是字母（alphabetic）区分。 Number：管脚编号。 Name：元件管脚名。 Type：管脚类型，有3-Stae、Bidirectional、Input、Open collector、Open Emitter、Output、Passive、Power八项可选。 Shape：管脚形状，有Clock、

8、Dot、Dot-Clock、Line、Short、Zero Length六项可选。 PinGroup：管脚分组。 Position：管脚在元件外框的位置，有Top、Bottom、Left、Right四项可选。 Add Pin：当表格显示管脚数目不够时，单击该按钮弹出对话框输入数字添加管脚。 Delete Pin 删除管脚，一次只能删除一行,17,用电子表格新建元件,完成“New Part From spreadsheet”设置如图,18,用电子表格新建元件,建好的元件如图,注：建好的元件应包含对应的PCB封装信息，要不没法导入到allegro中或者其它的PCB 编辑器中，对于大元件还可以按功能

9、分割成不同的Part。至此，单个的元件建好了，要创建其它元件，可重复上面的步骤,19,Capture原理图库调用方法,主菜单“Place” “Part”，打开如图对话框,放置当前选择元件前当前Part,当前选择的元件,例出当前库文件下的所有元件,添加库文件按钮,添加库文件按钮,当前元件当前part预览,选择元件的part,放置模式，有基本和等效两种,查找元件,20,Capture原理图库调用方法,Place” “Database Part”打开如图窗体,21,原理图库的建库讲完了，提问和中场休息时间,22,Allegro PCB封装库,Allegro 封装库与PROTEL PCB封装库的比较。

10、 Allegro 封装库的组成。 Allegro 封装库的建库方法。 Allegro 封装库路径设置及调用方法。 举例一些常见 PCB封装的制作,23,Allegro 封装库与Protel PCB封装库的比较,最大的不同就是对焊盘的管理及调用方式不一样，Protel每一个封装有自己焊盘，Allegro里的焊盘是可以对应多个器件的，以库的形式管理,PAD,PAD_1，PAD_2，PAD_n,这种管理方式的优点是占用的资源比较少，当要批量更新焊盘的时候只要更新PAD库里的焊盘，再刷新一下电路板就ok，这就是为什么用Allegro打开PCB会比用Protel快的原因，资源是一点点省下来的,24,Al

11、legro 封装库与Protel PCB封装库的比较,Allegro 封装库的 PAD number是唯一的， Protel PCB封装库PAD number可以不唯一。这就要求我们在设计原理图库的时候Pin number也要和Allegro封装库对应起来，否则设计的电路图没法导入Allegro里作PCB设计,Allegro的这设计方式比Protel要严谨,25,Allegro 封装库与Protel PCB封装库的比较,Protel PCB封装库的 钢网层和是焊盘捆绑在一起的，一个pad设计好了，则钢网也设计好了， Allegro 封装库在设计焊盘的时候可以不设计钢网，而且钢网形状也以库的形式

12、管理，当在大焊盘上开不同的小钢网的时候，Protel是实现不了的,Allegro对焊盘的设计要比Protel灵活多，占用系统资源要少,26,Allegro 封装库的组成,一个Allegro封装主要有3部分组成：位号、焊盘、元件外形，元件边界,27,Allegro 封装库的组成,Allegro封装存储结构,一个标准的Allegro封装库有应有3个文件组,XXX.dra：drawing档，一个元件由各种图形组成，此文件记录了这些图形的相关信息。 XXX.psm：元件实体封装，由drawing生成的一个打包的元件实体。此文件为该元件的关联关系。 XXX.txt：Device文件，记录了该元件分类，针

13、对集成IC、连接器IO及分立元件有不同的功能定义，可交换管脚，及仿真需要的一些信息记录在此,注：默认保存dra文件时，psm自动建立，当在把Drawing配置变量：no_symbol_onsave设为1时，则需手动create psm文件，Device文件需手动选类型并创建,28,封装库的建库方法,通过向导来创建,新建文件的时候选择：package symbol(Wizard),如下图,29,封装库的建库方法,通过向导来创建,先择封装类型，如下图,30,封装库的建库方法,通过向导来创建,选择图形模板，如下图,31,封装库的建库方法,通过向导来创建,设置单位及精确、位号第一个关键字，如下图,32

14、,封装库的建库方法,通过向导来创建,设置单位及精确、位号第一个关键字，如下图,33,封装库的建库方法,通过向导来创建,设置元件大小，如下图,34,封装库的建库方法,通过向导来创建,选择Pin1焊盘和其它Pin的焊盘，如下图,35,封装库的建库方法,通过向导来创建,设置元件的定位点及是否创建PSM文件，如下图,36,封装库的建库方法,通过向导来创建,概括了下前面的设置,设置完成后生成如下图元件符号。（注：向导不能添加中间的接地大焊盘，需手工添加，完成最终的元件如右图,37,封装库的建库方法,通过向导来创建,生成PSM文件，和Device文件,通过向导完成了这个库的设计，生成如下三个文件,38,封

15、装库的建库方法,手工创建元件,“New” “Package symbol,放置第一个管脚及其余管脚,39,封装库的建库方法,手工创建元件,添加元件外框，及文字标签，等,建好的元件如下图,40,Allegro 封装库路径设置及调用方法,Allegro库路径设置方法一,“Setup” “User Preferences”打下参数设置框，找到Pahts，分别对devpath、padpath、psmpath设置,注：devpath对应前面介绍的XXX.txt文件路径，padpath对应焊盘存放路径，psmpath对应XXX.psm存放路径，一般来说会所XXX.dra、XXX.psm及XXX.txt在一

16、个文件夹,41,Allegro 封装库路径设置及调用方法,Allegro库路径设置方法一,对三个路径进行设置,42,Allegro 封装库路径设置及调用方法,Allegro库路径设置方法二,找到配置文件：在windows系统的环境变量里，有个Home变量，其指明Allegro的配置文件（pcbenv）路径,43,Allegro 封装库路径设置及调用方法,Allegro库路径设置方法二,用文本编辑工具打开pcbenv文件下面的env文件，找到devpath、padpath、及psmpath对其所设路径进行修改，保存退出。重启Allegro，设置即改过来了,44,Allegro 封装库路径设置及调用方法,Allegro库调用方法,1. 从电路图产生网表，通过网表来导入,45,Allegro 焊盘设计,1. 执行：开始程序程序CadenceRelease 16.3