第2章__实验3__全加器_第1页
第2章__实验3__全加器_第2页
第2章__实验3__全加器_第3页
第2章__实验3__全加器_第4页
第2章__实验3__全加器_第5页
全文预览已结束

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、深 圳 大 学 实 验 报 告 课程名称: 数字电路 实验项目名称: 全加器 学院: 信息工程 专业: 指导教师: 报告人:如孜江库万 学号: 班级: 实验时间: 实验报告提交时间: 教务处制实验仪器:1. RXB-1B数字电路实验箱2. 器件74LS544路2-3-3-2输入与或门74LS2834位二进制超前进位全加器74LS484线至七段译码器/驱动器(BBC输入,有上拉电阻)共阴极七段显示数码管实验集成元件: 实验任务:任务一:四位二进制全加器74LS283功能的测试自行设计实验电路和记录表格。输入端接数字电路实验箱的逻辑开关、输出端接数字电路试验箱的电平指示灯,观察输出的结果Sa及进位

2、Cn,并记录下来。任务二:用全加器74LS283实际一个代码转换电路,把四位余3码用十进制数在LED七段数码管上显示出来。数据处理分析:任务一:四位二进制全加器74LS283功能的测试1-1. 按下图连接好电路,并把测量结果记录在表1中1-2. 记录数据表1CI0A1B1A2B2A3B3A4B4F1F2F3F4CO400001111任务二:用全加器74LS283实际一个代码转换电路,把四位余3码用十进制数在LED七段数码管上显示出来2-1. 原理:余3码与8421BCD码对应表十进制数8421码余3码00000001110001010020010010130011011040100011150

3、1011000601101001701111010810001011910011100由表可得各个余3码都比对应的8421码多了“3”(即0011)。因此从09的十进制数的余3码如果要变成对应的8421码,就把余3码加上“3”(即0011)的补码(即1101)。也就是对余3码进行减“3”运算。2-2. 按下图连接好电路,并把测量结果记录在表2中在上图中,余3码减“3”,即对余3码与“3”的补码“1101”相加。这里可以用74LS283进行补码的运算。同时,当“3”取反加“1”做补码时,所加的一由进位端CI0输入高电平来提供。这时74LS283输出的就为当前余3码的对应的8421码。然后经过驱动器74LS48来输出到七段数码管中显示出来。2-3. 记录数据表2输入输出输入输出余3码理论图形实验图形余3码理论图形实验图形0011100001001001010110100110101101111100思考题:如果余3码输入出现了禁止项(0000、0001、0010、1101、1110、1111),译码器驱动部分如何修改?指导教师批阅意见:成绩评定: 指导教师签字: 年 月 日备注:注:1、报告内

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论