数字电子技术基础 第七章.ppt

1、Pan Hongbing VLSI Design Institute of Nanjing University,数字电子技术基础第七章 半导体存储器,7.1 概述,只读存储器（Read Only Memory,简称ROM） 掩模ROM 可编程ROM（Programmable read-Only Memory,简称PROM） 可擦除的可编程ROM（Erasable Programmable Read-Only Memory,简称EPROM） 随机存储器（Random Access Menory，简称RAM） 静态存储器（Static random Access Memory,简称SRAM） 动

2、态存储器（Dynamic Random Access Memory,简称DRAM）,7.2 只读存储器（ROM）,7.2.1 掩模只读存储器 存储的数据由制作过程中使用的掩模板决定（由用户要求专门设计）。数据在出厂时已“固化”在内。 电路结构柏涵：存储矩阵、地址译码器和输出缓冲器三个部分。,图7.2.1 ROM的电路结构框图,图7.2.2 二极管ROM的电路结构图,图7.2.3 用MOS管构成的存储矩阵,7.2.2 可编程只读存储器（PROM）,总体结构与掩模ROM一样。出厂都写1，一次性编程。,图7.2.4 熔丝型PROM的存储单元,图7.2.5 PROM管的结构原理图,7.2.3 可擦出的

3、可编程只读存储器（EPROM）,早期：紫外线擦除的可编程ROM（UltraViolet Erasable Programmable readOnly Memory,简称UVE-PROM） 然后：电信号可擦除的可编程ROM（Electrically Erasable programmable ReadOnly Memory，简称E2PROM） 现在：新一代的电信号擦除的可编程ROM-快闪存储器（Flash Memory）,一、EPROM(UVEPROM),图7.2.6 SIMOS管的结构和符号,图7.2.7 使用SIMOS管的256 1位EPROM,二、E2PROM,图7.2.8 Flotox管

4、的结构和符号,图7.2.9 E2 PROM的存储单元,图7.2.10 E2 PROM存储单元的三种工作状态（a）读出状态 （b）擦除（写1）状态 （c）写入（写0）状态,三、快闪存储器（Flash Memory）,图7.2.11 快闪存储器中的叠栅MOS管,图7.2.12 快闪存储器的存储单元,7.3 随机存储器（RAM）,也称：随机读/写存储器。 优点：读写方便，使用灵活。 缺点：数据易失性 分为： 静态随机存储器SRAM 动态随机存储器DRAM,7.3.1 静态随机存储器（SRAM）,一、SRAM的结构和工作原理 通常由存储矩阵、地址译码器和读/写控制电路（也称为输入输出电路）三部分组成。

5、,图7.3.1 SRAM的结构框图,图7.3.2 1024 4位RAM（2114）的结构框图,二、SRAM的静态存储单元,静态存储单元是在SR锁存器的基础上附加门控管而构成的。,图7.3.3 六管NMOS静态存储单元,图7.3.4 六管CMOS静态存储单元,双极型SRAM,属于射极读/写存储单元、集电极读/写存储单元和集成注入逻辑存储单元三种类型。,图7.3.5 双极型RAM 的静态存储单元,7.3.2 动态随机存储器（DRAM）,一、DRAM的动态存储单元 利用MOS管栅极电容（几pf）可以存储电荷的原理制成。需要定时刷新。 是目前大容量RAM的主流产品。,图7.3.6 单管动态MOS存储单

6、元,二、灵敏恢复/读出放大器,图7.3.7 DRAM中的灵敏恢复/读出放大器,图7.3.8 灵敏恢复/读出放大器的读出过程 （a）读出0的情况 （b）读出1的情况,三、DRAM的总体结构,图7.3.9 DRAM的总体结构框图,7.4 存储器容量的扩展,7.4.1 位扩展方式,图7.4.1 RAM的位扩展接法,7.4.2 字扩展方式,图7.4.2 RAM的字扩展接法,7.5 用存储器实现组合逻辑函数,将输入地址A1和A0视为两个输入逻辑变量，同时将输出数据D0、D1、D2和D3视为一组输出逻辑变量。则D0、D1、D2和D3就是一组A1和A0的组合逻辑函数。 例：7.5.1用ROM设计一个八段字符

7、显示的译码器，其真值表由P377-P378给出。,图7.5.1 例7.5.1的电路,例 7.5.2 P379-P380,图7.5.2 例7.5.2的ROM点阵图,复习思考题,R7.2.1 既然快闪存储器能够擦除后改写(重新编程)，为什么还把它归类到只读存储器当中呢？ R7.3.1 静态随机存储器和动态随机存储器的根本区别是什么？它们各有何优、缺点？各适用于什么场合？ R7.3.2 RAM和ROM的主要区别是什么？它们各适用于哪些场合？ R7.4.1 在图7.4.2的例子中，可否改用A1A0译出Y0Y3信号，而将A2A9接到各片RAM的A0A7输入端？,复习思考题,R7.5.1 在用ROM产生一组多输出组合逻辑函数时，如果ROM的地址输入端数目大于输入逻辑变量数，ROM的数据输出端数目大于函数，