安徽工业大学数字逻辑试卷

1、 装 订 线 课程_数字逻辑 _班级_姓名_学号_ 密 封 线 安 徽 工 业 大 学 试 题 纸题号一二三四五六七八九十十一十二十三十四十五十六十七十八十九二十总 分得分20132014学年第二学期期末考试数字逻辑试卷（A1）（！所有解答均要求写在答题纸上，仅写在试卷上的将不得分！）一、填空题（每空1分，共39分）1、余3码1对应的十进制数 ，转换成二进制数是 ，表示成8421码是 。2、门电路的输入、输出高电平赋值为 ，低电平赋值为 ，这种关系称为负逻辑关系。3、的反函数是 ，对偶函数是 。4、消除组合逻辑电路中险象的常用方法有： 、 、 。5、数字逻辑电路可分为 和 两大类。6、一个逻辑

2、函数，如果有n个变量，则有 个最大项，两个不同最大项之和为 。7、三态门的三种输出状态是0、1和 。8、表示任意两位十进制数需要 位二进制数。9、在定点整数运算中， 码可以将减法运算转化为加法运算。10、若逻辑函数，则（ ）。11、组合逻辑电路输入输出的关系可以用 唯一描述。12、T触发器的特性方程为Qn+1= ，要使在时钟作用下的次态与现态相反，T端应该接 电平。13、构造一个模10同步计数器，需要 个触发器。14、Mealy型电路的输出是 和 的函数。15、八路数据选择器应有 个选择控制端。16、译码器74138的使能端取值为 时，处于工作状态。17、实现两个四位二进制数相乘的组合电路，应

3、有 个输出函数；如果用PROM实现，其容量应为 位。18、格雷码的特点是 。19、当前高密度可编程逻辑器件主要包括 和 两种形态。20、不同于模拟电子电路，数字逻辑电路中，半导体器件应当工作在 状态和 状态。21、由与非门构成的基本RS触发器，其约束方程为 22、PLD的基本结构包括 和 两部分。23、在本课程中，缩写词ISP的含义是 24、计数器在运行时，所经历的状态是周期性的，总是在有限个状态中循环，通常将一次循环所包含的状态总数称为计数器的 。25、如果某个时序电路的状态转换图包含两个独立的闭合环（一个视为有效序列，另一个视为无效序列），如果因为干扰等原因使电路进入无效序列，则电路无法自

4、动进入有效序列，这种现象称为 。二、单项选择题（每题1分，共15分）1、属于组合逻辑电路的部件是（）A、编码器B、寄存器C、触发器D、计数器2、下面逻辑式中，不正确的是( )。3、Mealy型时序电路的输出（ ）A、仅决定于电路的现态B、仅与当前外输入有关C、既与现态也与外输入有关D、与现态和外输入均无关5、同步时序电路和异步时序电路比较，其差异在于后者（）A、没有稳定状态B、没有统一的时钟脉冲控制C、没有触发器D、输出只与内部状态有关 装 订 线 课程_数字逻辑_班级_姓名_学号_ 密 封 线 安 徽 工 业 大 学 试 题 纸（二）6、下列触发器，没有约束条件的是（）A、基本RS触发器B、

5、同步RS触发器C、主从RS触发器D、边沿JK触发器7一个4位的二进制加计数器，由0000状态开始，经过25个时钟脉冲后，此计数器的状态为( )。A1100B1000 C1001D10108、PROM是一种_的可编程逻辑器件。( )A与阵列可编程、或阵列固定B与阵列固定、或阵列可编程 C与、或阵列固定D与、或阵列都可编程9、下列逻辑门类型中，可以用（ ）一种类型实现三种基本运算。A、与门B、或门C、非门D、与非门10、下列逻辑电路中，（ ）不属于组合电路。 C、 D、 11、下列中规模通用集成电路中，（ ）属于时序逻辑电路。A、多路选择器74153B、计数器74161C、并行加法器74283D、

6、译码器7413812在数字逻辑中，缩写词PLD的含义是：（ ）AInternet服务提供商B边界扫描测试 C在系统编程 D、可编程逻辑器件0001111000110111111011ABCD13、函数F(A,B,C,D)的卡诺图如右图所示，则其最简与或表达式F = 。A. B. C. D. 14、时序逻辑电路中一定包含 电路。A. 加法器B.比较器 C. 数据选择器 D. 触发器15、以下硬件描述语言中， 未获得EDA软件Max+PlusII的支持。 A、VHDL B、AHDL C、ABEL D、Verilog HDL三、判断题（8分）（ ）1、采用GAL芯片可实现各种组合逻辑电路和时序逻辑电

7、路功能。（ ）2、可化简为A+B+C。（ ）3、只要是电路功能正确，就不会有竞争-冒险现象。（ ）4、移位寄存不具有串并行转换的功能。（ ）5、由逻辑门构成的电路一定是组合逻辑电路。（ ）6、边沿JK触发器输出由0变为1，其对J、K的要求必须分别是1、0。（ ）7、设计多位并行加法器时，采用先行进位方法的目的是提高运算速度。（ ）8、直接对模拟量进行处理的电子线路称为数字电路。 装 订 线 课程_数字逻辑_班级_姓名_学号_ 密 封 线 安 徽 工 业 大 学 试 题 纸（三）四、分析题：（8分）分析如下电路，指出其功能五、设计题（每题10分，共30分）1、 设计一位全加器。方法不限，可用的器

8、件有门电路（与门、或门、非门、与非门、或非门、异或门），译码器（3-8译码器74138），数据选择器（8选1 MUX74151），PROM（容量任意）、FPGA。2、 设计一个101序列检测器，序列允许重叠。方法不限，可用的器件包括门电路（与门、或门、非门、与非门、或非门、异或门），触发器（JKFF），移位寄存器（4位双向移位寄存器74194），FPGA。3、 设计一个按自然二进制规律进行加计数的模8计数器。方法不限，可用的器件包括门电路（与门、或门、非门、与非门、或非门、异或门），触发器（JKFF），集成计数器（4位二进制计数器74161），FPGA。部分器件原理框图及功能表： 装 订 线

9、课程_数字逻辑_班级_姓名_学号_ 密 封 线 安 徽 工 业 大 学 试 题 纸（四） 装 订 线 课程_数字逻辑_班级_姓名_学号_ 密 封 线 20132014学年第二学期期末考试数字逻辑试卷（A1）答题纸（一）题号一二三四五六七八九十十一十二十三十四十五十六十七十八十九二十总 分得分（！注意：上表由教师填写各题得分，学生不得填写！）一、 填空题（每空1分，共39分）1、14、2、15、3、16、4、17、5、18、6、19、7、20、8、21、9、22、10、23、11、24、122513二、 选择题（每题1分，共15分）123456789101112131415三、判断题（共8分）1

10、2345678四、分析题（共8分） 装 订 线 课程_数字逻辑_班级_姓名_学号_ 密 封 线 20132014学年第二学期期末考试数字逻辑试卷（A1）答题纸（二）五、设计题（共30分） 装 订 线 课程_数字逻辑_班级_姓名_学号_ 密 封 线 20132014学年第二学期期末考试数字逻辑试卷（A1）答题纸（三） 装 订 线 安 徽 工 业 大 学 试 卷 封 面课程名称_数字逻辑_任课教师_实考人数_装订份数：共_册 本册为第_册考卷_份试卷评阅人和审核人签名题号一二三四五六七八九十十一十二十三十四十五十六十七十八十九二十评阅人审核人以下各项在空格内打或说明1. 考试类型：全国统考_省部统考_校统考_院统考_非统考_2. 试题来源：国家题库_省部题库_校题库_教考分离_任课教师命题_3.