电子科技大学数字电路考研辅导班课件

1、电子科技大学数字电路考研辅导班,1,1,数字电路,主要内容： 1、数制与码制 2、逻辑代数 3、组合电路的分析与设计 4、时序电路的分析与设计,电子科技大学数字电路考研辅导班,2,2,对于一个具有p位整数，n位小数的r（r2）进制数D，有,Dr = dp-1 . d1 d0 . d-1 . d-n,若 r=2, 则 D2,r 进制数左移1位相当于？ r 制数数右移2位相当于？,推广： D8 = d i 8i D16= d i 16i,数制与码制,r：基数,电子科技大学数字电路考研辅导班,3,例：下面每个算术运算至少在某一种计数制中是正确的。试确定每个运算中操作数的基数可能是多少？ 41/3=1

2、3 66/6=11 例： 的一个解为x=8。请问此数制系统是多少进制？,3,数制与码制,电子科技大学数字电路考研辅导班,4,4,二进制八进制，二进制十六进制 方法：位数替换法,F1C.0A16 = ( )2 = ( )8,常用按位计数制的转换,417.568= ( )16,电子科技大学数字电路考研辅导班,5,5,常用按位计数制的转换,任意进制数 十进制数 方法：利用位权展开,例：( 101.01 )2 = ( )10 ( 7F.8 )16 = ( )10,5.25 127.5,电子科技大学数字电路考研辅导班,6,6,常用按位计数制的转换,十进制 其它进制 方法：基数乘除法 整数部分：除 r 取

3、余，逆序排列 小数部分：乘 r 取整，顺序排列 例：( 125.125 )10 = ( )2,例：要求 10-2 ，完成下面转换 ( 25.49 )10 = ( )2,截断误差,电子科技大学数字电路考研辅导班,7,7,非十进制数的加法和减法,逢 r 进 1（r 是基数） 两个二进制数的算术运算 加法：进位 1 + 1 = 10 减法：借位 101 = 1,运算法则？,一位全加（减）器的真值表,电子科技大学数字电路考研辅导班,8,8,有符号数的表示,原码 最高有效位表示符号位（ 0 = 正，1 = 负） 零有两种表示（+ 0、 0） n位二进制表示范围： ( 2n-1 1) + ( 2n-1 1

4、) 补码 n位二进制表示范围： 2n-1 + ( 2n-1 1) 零只有一种表示 反码,电子科技大学数字电路考研辅导班,9,9,二进制的原码、反码、补码表示 正数的原码、反码、补码表示相同 负数的原码表示：符号位为 1 负数的反码表示： 符号位不变，其余在原码基础上按位取反 在 |D| 的原码基础上按位取反（包括符号位） 负数的补码表示：反码 + 1,有符号数的表示,( 11010 )补 = ( )10,电子科技大学数字电路考研辅导班,10,有符号数的表示,符号数特点： 对于正数，不同码制表达的数完全相同，符号位都为0； 对于负数，不同码制表达的数不同，但符号位都为1； 对于零，原码和反码各有

5、两种表达形式，但补码只有一种。 由无符号数到符号数： 首先添加符号：在MSB前添加一位； 无符号数是正数，改为正符号数时，添加的符号位为0。,10,电子科技大学数字电路考研辅导班,11,有符号数的表示,符号数改变符号： 改变符号意味着符号数发生变化，相当于在原来的符号数前面加一个负号（-）； 符号数变化可以按三种表达方式（码制）变化： 原码表达：改变最高位（符号位）； 反码表达：改变每一位；（取反） 补码表达：改变每一位，然后在最低位加1；（取补） 注意：取补操作忽略最高位的进位（保持位数不变）。,11,电子科技大学数字电路考研辅导班,12,有符号数的表示,不同表达方式之间的转换： 对于正数，

6、不同表达方式结果相同，直接改下标即可； 对于负数，先按转换前的表达方式将其改为对应的正数，修改下标后，再按转换后的表达方式将其改为负数； 符号数位数扩展的方式： 原码表示：在符号位之后加0； 补码与反码表示：在符号位之前增加与符号位相同的位。,12,电子科技大学数字电路考研辅导班,13,有符号数的表示,例：已知 A2=1101，B原=1101，C补=1101，D反=0111；写出A、B、C、D和-A、-B、 -C、-D各种码制的8位符号数。 例：-3710=（ ）7位原码=（ ）8位补码 例：已知X补=0111100， Y补=1101110 ，求(X/2)补码， (Y/2)补码， (-X)补码

7、， (-2Y)补码。,13,电子科技大学数字电路考研辅导班,14,14,加法：按普通二进制加法相加 减法：将减数求补，再相加 溢出 对于二进制补码，加数的符号相同，和的符号与加数的符号不同。 对于无符号二进制数，若最高有效位上发生进位或借位，就表示结果超出范围。,二进制补码的加法和减法,电子科技大学数字电路考研辅导班,15,例：已知 A补=010010，B补=111011，计算(A-B)补， (-A+2B)8位补码。 例：已知 A=+(1011)2，B=-(1101)2，求(A+B)补，(AB)补。,15,二进制补码的加法和减法,电子科技大学数字电路考研辅导班,16,二进制编码,n位二进制串可

8、以表达最多2n种不同的对象；表达m种不同对象至少需要 多少位二进制数据串？ 编码与数制的区别。 在数制表达中，二进制串表达具体数量，可以比较大小，小数点前的MSB和小数点后的LSB的0通常可以去掉（有符号数除外）；在码制表达中，二进制串表达的是对象的名称，不能比较大小，MSB和LSB的0不能去掉。,16,电子科技大学数字电路考研辅导班,17,二进制编码,BCD码 十进制数的二进制编码。 常用的： 1）有权码：8421，2421 对应关系？ 2）无权码：余3码 例： 93.810 = ?8421BCD= ?2421BCD= ?余3码 1100100112=?8421BCD,17,电子科技大学数字

9、电路考研辅导班,18,二进制编码,格雷（GRAY）码 特点：连续数值变化时码字（相邻码字）之间只有1位不同，有利于减少误码。 由n位二进制数（自然码）得到n位Gray码的方法？ 由n位Gray码得到n位二进制数（自然码）的方法？ 例：32510的十位Gray码为 。 例： 3910 = ?GRAY GRAY = ?10,18,电子科技大学数字电路考研辅导班,19,二进制编码,奇偶校验码（可靠性编码） 奇校验和偶校验的概念 例：已知数据an-1 an-2 a1 a0 校验位C 则奇校验时C=？ 偶校验时C=？ 数据为，校验位C=？,19,电子科技大学数字电路考研辅导班,20,20,数字电路,主要

10、内容： 1、数制与编码 2、逻辑代数 3、组合电路的分析与设计 4、时序电路的分析与设计,电子科技大学数字电路考研辅导班,21,逻辑代数中的运算,1三种基本运算：与、或、非。 运算的优先顺序 例： ，当A=0，B=1，C=0时，求F的值。 2复合逻辑运算（电路符号） 与非运算： 或非运算 与或非运算 异或运算（性质） 同或运算,电子科技大学数字电路考研辅导班,22,逻辑代数中的定理,1基本公式 证明方法： 完全归纳法（穷举） 递归法 例：证明：若 ，且 ，则有 。 求满足下列方程组的所有解：,22,电子科技大学数字电路考研辅导班,23,逻辑代数中的定理,1基本公式 证明方法： 完全归纳法（穷举

11、） 递归法 2异或、同或逻辑的公式 偶数个变量的“异或”和“同或”互补。 奇数个变量的“异或”和“同或”相等。 多个常量异或时，起作用的是“1”的个数，有奇数个“1”，结果为“1”。 多个常量同或时，起作用的是“0”的个数，有偶数个“0”，结果为“1”。,23,2014个“1”和999个“0”异或后再与2013个“0”同或，结果是 。,电子科技大学数字电路考研辅导班,24,24,几点注意,不存在变量的指数 AAA A3 允许提取公因子 AB+AC = A(B+C) 没有定义除法 if AB=BC A=C ?,没有定义减法 if A+B=A+C B=C ?,A=1, B=0, C=0 AB=AC

12、=0, AC,A=1, B=0, C=1,错！,错！,电子科技大学数字电路考研辅导班,25,25,一些特殊的关系,吸收律 X + XY = X X(X+Y) = X 组合律 XY + XY = X (X+Y)(X+Y) = X 添加律（一致性定理） XY + XZ + YZ = XY + XZ (X+Y)(X+Z)(Y+Z) = (X+Y)(X+Z),电子科技大学数字电路考研辅导班,26,逻辑代数中的基本规则,26,代入定理： 在含有变量 X 的逻辑等式中，如果将式中所有出现 X 的地方都用另一个函数 F 来代替，则等式仍然成立。,XY + XY = X,(A+B)(A(B+C) + (A+B

13、)(A(B+C) = (A+B),电子科技大学数字电路考研辅导班,27,27,反演规则： 与或，0 1，变量取反 遵循原来的运算优先次序 不属于单个变量上的反号应保留不变 对偶规则 与或；0 1 变换时不能破坏原来的运算顺序（优先级） 对偶原理 若两逻辑式相等，则它们的对偶式也相等,逻辑代数中的基本规则,电子科技大学数字电路考研辅导班,28,逻辑代数中的基本规则,28,例：写出下面函数的对偶函数和反函数 F = ( A(B+C) + (C+D) )+AD,正逻辑约定和负逻辑约定互为对偶关系,例：某电路在正逻辑表示时实现逻辑函数 AB+C，用负逻辑表示时，该电路实现的逻辑函数为（ ）。,电子科技

14、大学数字电路考研辅导班,29,逻辑函数的表示方法,一个逻辑函数可以有5种不同的表示方法：真值表、逻辑表达式、逻辑图、波形图和卡诺图。 要求：能够进行相互转换。 比如：写出某逻辑函数的真值表； 画出某函数的逻辑电路图； 已知某电路的波形图，写出该电路的真值表；,29,电子科技大学数字电路考研辅导班,30,30,逻辑函数的标准表示法,最小项 n变量最小项是具有n个因子的标准乘积项 n变量函数具有2n个最小项 全体最小项之和为1 任意两个最小项的乘积为0,ABC ABC ABC ABC ABC ABC ABC ABC,电子科技大学数字电路考研辅导班,31,31,逻辑函数的标准表示法,最大项 n变量最

15、大项是具有n个因子的标准和项 n变量函数具有2n个最大项 全体最大项之积为0 任意两个最大项的和为1,A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C A+B+C,电子科技大学数字电路考研辅导班,32,32,例：四个变量可以构成( )个最小项，它们之和是( )。最小项m5和m10相与的结果为（ ）。最大项M3和M11相或的结果为（ ）。,电子科技大学数字电路考研辅导班,33,33,最大项与最小项之间的关系,(ABC) = A+B+C,(ABC) = A+B+C,(ABC) = A+B+C,Mi = mi,mi = Mi,电子科技大学数字电路考研辅导班,34,3

16、4,最大项与最小项之间的关系,、 Mi = mi ； mi = Mi ；,、一个n变量函数，既可用最小项之和表示， 也可用最大项之积表示。两者下标互补。,、某逻辑函数 F，若用 P项最小项之和表示， 则其反函数 F 可用 P 项最大项之积表示， 两者标号完全一致。,例：写出下列函数的反函数和对偶函数：,电子科技大学数字电路考研辅导班,35,逻辑函数的化简,什么是最简,卡诺图化简,公式法化简,电子科技大学数字电路考研辅导班,36,公式法化简,并项法： 利用 AB+AB=A(B+B)=A 吸收法： 利用 A+AB=A(1+B)=A 消项法： 利用 AB+AC+BC = AB+AC 消因子法：利用

17、A+AB = A+B 配项法： 利用 A+A=A A+A=1,电子科技大学数字电路考研辅导班,37,公式法化简,证明：n2时，,37,若： 求F=？,电子科技大学数字电路考研辅导班,38,卡诺图化简,步骤： 填写卡诺图 圈组：找出可以合并的最小项 保证每个圈的范围尽可能大、圈数尽可能少 方格可重复使用，但不要重叠圈组 读图：写出化简后的各乘积项 消掉既能为0也能为1的变量 保留始终为0或始终为1的变量,积之和形式： 0 反变量 1 原变量,思考：和之积形式？,电子科技大学数字电路考研辅导班,39,最小积之和：圈1 最小和之积：圈0；F取非后圈1再取非。,例：求F1的最简与非与非表达式,例：求F

18、2的最小和、完全和、最小积表达式,卡诺图化简,例：已知F3，求F3、F3d的最小和表达式,电子科技大学数字电路考研辅导班,40,40,对于一个逻辑函数，下列哪个说法是不正确的（ )。 a) 最小和逻辑表达式肯定唯一 b) 标准和逻辑表达式肯定唯一 c) 标准积逻辑表达式肯定唯一 d) 完全和逻辑表达式肯定唯一,卡诺图化简,对于一个逻辑函数，下列哪个说法是正确的（ )。 a) 最简表达式可能是和之积也可能是积之和形式 b) 最简表达式就是最简积之和表达式 c) 最简表达式就是最简和之积表达式 d) 最简积之和与最简和之积一样简单,电子科技大学数字电路考研辅导班,41,逻辑函数的表达式,逻辑函数的

19、常见表达式,41,转换方法？,电子科技大学数字电路考研辅导班,42,非完全描述逻辑函数及其化简,无关项 约束项：不可能出现的取值组合所对应的最小项； 任意项：出现以后函数的值可任意规定的取值组合所对应的最小项； 无关项：约束项和任意项的统称。 非完全描述逻辑函数 具有无关项的逻辑函数,42,电子科技大学数字电路考研辅导班,43,非完全表述逻辑函数的化简 无关项既可以作为“0”处理，也可以当作“1”处理 注意：卡诺图画圈时圈中不能全是无关项；不必为圈无关项而画圈。 例：F=AD+BCD+ABCD，输入约束条件AB+AC=0,43,非完全描述逻辑函数及其化简,电子科技大学数字电路考研辅导班,44,

20、逻辑代数,44,化简：,解方程：,电子科技大学数字电路考研辅导班,45,45,数字电路,主要内容： 1、数制与编码 2、逻辑代数 3、组合电路的分析与设计 4、时序电路的分析与设计,电子科技大学数字电路考研辅导班,46,组合电路的分析,分析的目的： 确定给定电路的逻辑功能 分析步骤： 由输入到输出逐级写出逻辑函数表达式 对输出逻辑函数表达式进行化简 判断逻辑功能（列真值表或画波形图）,电子科技大学数字电路考研辅导班,47,例：下图为一可控函数发生器，其中C1、C2为控制端，A、B为输入变量，F为输出变量。C1、C2的取值如表所示，完成此表。,组合电路的分析,电子科技大学数字电路考研辅导班,48

21、,组合电路的设计,真值表 或 函数式,用门电路,用MSI组合电路或PLD,电子科技大学数字电路考研辅导班,49,MSI组合电路,49,常用的中规模集成电路（MSI） 编码器、译码器、多路复用器、比较器、加法器 掌握基本功能，级联的方法 综合应用：利用基本MSI器件作为基本单元设计更复杂的组合逻辑电路,电子科技大学数字电路考研辅导班,50,举 例,用74x138实现,电子科技大学数字电路考研辅导班,51,例：利用74x138和与非门设计一位全减器；写出各输出函数的最小项之和表达式，画出电路连接图。,举 例,电子科技大学数字电路考研辅导班,52,设计函数发生器，其功能表如下：,1、填写真值表,2、

22、选择器件,用基本门电路实现 利用卡诺图化简 用译码器实现 转换为最小项之和 用数据选择器实现,3、电路处理,注意有效电平,举 例,电子科技大学数字电路考研辅导班,53,例,设X、Z均为三位二进制数，X为输入，Z为输出。要求二者之间有以下关系： 当3X 6时，Z=X+1; 当X 6时，Z=3。 用一片38译码器74x138和少量门实现该电路。,举 例,电子科技大学数字电路考研辅导班,54,举 例,用与非门实现下面电路：,电子科技大学数字电路考研辅导班,55,举 例,八路数据选择器构成的电路如图所示，写出该电路的真值表及实现的逻辑函数表达式。,电子科技大学数字电路考研辅导班,56,例：利用74x1

23、51实现逻辑函数：,电子科技大学数字电路考研辅导班,57,举 例,例：设计一个将4位二进制数转换为8421BCD码的电路 用门电路实现 用加法器实现 用加法器和比较器实现 例：用4位加法器实现4位减法运算 例：用4位加法器实现4位加/减法器,57,电子科技大学数字电路考研辅导班,58,例：使用一片74LS85（比较器）、一片74LS283（加法器）和必要的门，设计一个电路，将2421BCD码（X3X2X1X0）转换为余3码（Y3Y2Y1Y0）。,规律？,输入4,输入4,输出=输入+0011,输出=输入-0011,加/减法器,比较器输出 AGTBOUT=0,比较器输出 AGTBOUT=1,不用比

24、较器可以实现吗？,电子科技大学数字电路考研辅导班,59,分析，已知电路输入X=X1X0，输出Y=Y4Y3Y2Y1Y0，求X和Y的关系。,59,举 例,若X为2位二进制整数，要实现Y=5X呢？,若X=X3X2X1X0为4位二进制数，要实现Y=5X？,电子科技大学数字电路考研辅导班,60,实现两个BCD码的加法运算,思考：两个BCD码与两个4位二进制数相加的区别 如果(X+Y)产生进位信号C 或 在 10101111 之间 需要进行修正 结果加6,利用 F 表示是否需要修正 F = C + S3S2S1S0 + S3S2S1S0 + S3S2S1S0 + S3S2S1S0 + S3S2S1S0 +

25、 S3S2S1S0,F = C + S3S2 +S3S1,电子科技大学数字电路考研辅导班,61,实现两个BCD码的加法运算,需要2个加法器，分别进行加法运算和修正 判别逻辑： F = C + S3S2 +S3S1,实现两个BCD码的减法运算？,电子科技大学数字电路考研辅导班,62,举 例,例：试用加法器和必要的门，实现2位无符号二进制数相乘。 例：将2位8421BCD码转换成7位二进制码,62,电子科技大学数字电路考研辅导班,63,举 例,已知A、B为4位二进制数，A=A3A2A1A0，B=B3B2B1B0，试写出FAB，FA=B的逻辑表达式。表达式不要求化简。,例：设计一个组合电路，它的输入

26、是两个4位无符号二进制整数X和Y，和一个控制信号S。电路的输出是4位无符号二进制整数Z。它们之间的关系为：如果S =0，那么Z=min(X,Y)；如果S=1，那么Z=max(X,Y)。,电子科技大学数字电路考研辅导班,64,举 例,试分析下面由4位二进制比较器74x85构成的电路的功能，说明Z1、Z2、Z3在什么输入情况下等于1。,电子科技大学数字电路考研辅导班,65,举 例,用4位二进制加法器74x283和门电路设计一个电路，将4位余3码转换为4位格雷码。写出设计过程，并画出电路连接图。 1) 用4位加法器74x283将4位余3码转换为4位二进制码； 2) 用若干门电路将4位二进制码转换为4

27、位格雷码。,电子科技大学数字电路考研辅导班,66,冒险,产生原因： 静态冒险： 静态1型冒险：或门输入端同时向相反方向变化，导致0尖峰。逻辑表达：A+A； 静态0型冒险：与门输入端同时向相反方向变化，导致1尖峰。 逻辑表达：AA； 判断方法：（对与或结构电路中的静态1型冒险） 卡诺图中的相切现象：若某一“与项”中的一个最小项与另一“与项”中的一个最小项相邻，则可能会出现冒险； 消除： 对于相切边界，增加一致项（冗余项），消除相切现象； 将上述相邻的最小项合并为新的“与项”，则可起到抑制冒险的作用；,66,电子科技大学数字电路考研辅导班,67,1) 写出下面电路的逻辑表达式； 2）找出电路的所有

28、静态冒险。,按照逻辑式 实现的电路存在静态冒险，能够实现同样功能的无冒险电路对应的逻辑表达式为 。,电子科技大学数字电路考研辅导班,68,分析下列由一个一位全加器、1个2-4译码器以及与非门构成的组合电路，写出输出信号F(a,b,c)函数及FD(a,b,c)的最大项列表形式。（2011年考研题）,答案：,电子科技大学数字电路考研辅导班,69,设计一个代码转化电路，实现如下要求：（2011年考研题） （a）如果输入的4位二进制数A3A2A1A0是有效5421BCD码，输出B3B2B1B0为对应的8421BCD码。试用4位全加器实现该功能。 (b) 如果输入的4位二进制数A3A2A1A0是无效54

29、21BCD码，输出指示信号I=1,否则I=0。试用4位比较器实现该功能。 5421码编码方案,（a）当A3=0时，加0000；当A3=1时，减0011，即加1101； （b）当低三位大于100时，输出I=1。,电子科技大学数字电路考研辅导班,70,如图所示的组合电路由三个4位二进制加法器74x283和非门电路组成，输入信号为两个4位二进制数B3B2B1B0和A3A2A1A0 。试完成：（共10分） 当最左侧74x283加法器输出Cout=0时，整个电路的输入输出关系；（4分） 当最左侧74x283加法器输出Cout=1时，整个电路的输入输出关系；（4分） 整个电路实现何种逻辑功能？（2分）,电

30、子科技大学数字电路考研辅导班,71,求一个n位二进制补码表示数的补数就是将其逐位求反再加1，比如4位二进制数0110的补数为1010，1101的补数为0011。构建一个电路，输入为32位数A（a31a30a1a0），输出为其补数B；该电路由16个相同的模块构成，每个模块完成2位运算，电路的框图如图2所示： 图2,电子科技大学数字电路考研辅导班,72,（1）写出图中每个模块的真值表。（它有三个输入A1、A0和CI，及三个输出B1、B0和CO）。（6分） （2）用一片3-8译码器74x138和三个与非门实现该模块。（6分） （3）假设74x138的延迟时间为40ns，与非门的延迟时间为15ns，计

31、算每个模块的延迟时间以及整个电路总的延迟时间。（3分）,电子科技大学数字电路考研辅导班,73,73,数字电路,主要内容： 1、数制与编码 2、逻辑代数 3、组合电路的分析与设计 4、时序电路的分析与设计,电子科技大学数字电路考研辅导班,74,74,时序逻辑电路的分析与设计,重点学习掌握： 1）锁存器、触发器的区别； 2）S-R型、D型、J-K型、T型触发器的时序特性，功能表，特征方程表达式，不同触发器之间的相互转换； 3）触发器异步控制端的作用； 4）时钟同步状态机的模型图，状态机类型及基本分析方法和步骤，使用状态图表示状态机状态转换关系； 5）时钟同步状态机的设计：状态转换过程的建立，状态的

32、化简与编码赋值、未用状态的处理风险最小方案和成本最小方案、使用状态转换表的设计方法、使用状态图的设计方法。,电子科技大学数字电路考研辅导班,75,75,时序逻辑电路的分析与设计,重点学习掌握： 学习利用基本的逻辑门、时序元件作为设计的基本元素完成规定的时钟同步状态机电路的设计任务：计数器、移位寄存器、序列检测电路和序列发生器的设计； 学习利用基本的逻辑门和已有的中规模集成电路（MSI）时序功能器件作为设计的基本元素完成更为复杂的时序逻辑电路设计的方法。,电子科技大学数字电路考研辅导班,76,时序逻辑电路的分析与设计,例：根据电路完成时序图：,76,RD,电子科技大学数字电路考研辅导班,77,7

33、7,时序逻辑电路的分析与设计,对于图示电路，其输出Z为（ ）。 Q(t) b) x(t)Q(t) c) Q(t+1) d) x(t),电子科技大学数字电路考研辅导班,78,78,状态图与状态表的相互转换； 例：列出对应的状态表（图中未标出输入条件的表示状态不改变）,时序逻辑电路的分析与设计,电子科技大学数字电路考研辅导班,79,79,例：已知状态表，试作出相应的状态图；设电路的初始状态为A，当输入X=010111000（自左向右输入）时，电路输出Z的序列。,时序逻辑电路的分析与设计,电子科技大学数字电路考研辅导班,80,时序逻辑电路的分析与设计,设下图中触发器的初态均为0，完成波形图。,80,

34、电子科技大学数字电路考研辅导班,81,时序逻辑电路的分析与设计,例：试画出下图电路在时钟CLK的作用下的输出电压波形。（假设输出的初始值均为0）,电子科技大学数字电路考研辅导班,82,时钟同步状态机结构,下一状态：F（当前状态，输入） 输出：G（当前状态，输入）,状态存储器：由激励信号得到下一状态,激励方程 驱动方程,输出方程,转移方程,电子科技大学数字电路考研辅导班,83,时钟同步状态机分析,基本步骤： 确定下一状态函数F 和输出函数G 将F代入触发器的特征方程得到下一状态Q* 利用Q*、G构造状态/输出表 画出状态图、波形图（可选） 描述电路功能,电子科技大学数字电路考研辅导班,84,84

35、,时钟同步状态机分析,分析下图中的时钟同步状态机。 1、写出激励方程、输出方程、转移表，以及状态/输出表（状态Q1Q2=0011使用状态名AD）。 2、假设机器的起始状态为00，请写出当输入X=110010001时的输出序列Z。,电子科技大学数字电路考研辅导班,85,85,试分析下图所示电路的逻辑功能。 求出电路的激励方程，输出方程； 建立转换/输出表和状态/输出表，用S0,S1,S2,S3表示Q2Q1=00,01,10,11。,电子科技大学数字电路考研辅导班,86,86,用D触发器设计一个时钟同步状态机，它的状态/输出表如下表所示。使用两个状态变量（Q1和Q2），状态赋值为A=00，B=11

36、，C=10，D=01。写出转换表、激励方程式和输出方程式，画出电路图。,时钟同步状态机设计,电子科技大学数字电路考研辅导班,87,87,计数器：,例：在某计数器的输出端观察到下图所示的波形，试确定该计数器的模。,某自然二进制加法计数器，其模为16，初始状态为0000，则经过2008个有效计数脉冲后，计数器的状态为（ ）。 (a) 0110 (b) 0111 (c) 1000 (d)1001,电子科技大学数字电路考研辅导班,88,88,计数器的设计 1）用触发器构造； 试用正边沿触发D触发器及门电路设计一个3位格雷码计数器。 一个状态转换为024130的模5同步计数器 用JK触发器设计一个同步计

37、数器电路。X=0时为M=5的加法计数器，状态为0，1，2，3，4。当X=1时为M=5的减法计数器，状态为7，6，5，4，3。,计数器：,电子科技大学数字电路考研辅导班,89,4位二进制计数器74x163,74x161异步清零,计数器：,2）用计数器芯片实现。,电子科技大学数字电路考研辅导班,90,90,计数器：,2）用计数器芯片实现。,1. 用74x163和必要的门电路设计一BCD余三码计数器。,设用74x161设计循环顺序为0，1，2，3，4，5，10，11，12，13，14，15，0，1，的模为12的计数电路。 考察自启动性 思考：若改为设计循环顺序为0，1，2，3，4，5，10，11，1

38、2，13，0，1，的模为10的计数电路呢？,电子科技大学数字电路考研辅导班,91,91,例：下图是可变进制计数器。其中的74x161为异步清零，同步计数的十六进制计数器。 1）写出Y的表达式； 2）试分析当控制变量A为1和0时电路各为几进制计数器，写出计数顺序。,计数器：,电子科技大学数字电路考研辅导班,92,分析下面电路的模为多少？,模12计数器 QD：12分频 占空比50,电子科技大学数字电路考研辅导班,93,93,移位寄存器计数器,D0 = F ( Q0 , Q1 , , Qn-1 ),一般结构：,电子科技大学数字电路考研辅导班,94,94,计数器：,用移位寄存器实现。环形、扭环形。,要

39、实现一个模为8的计数器，至少需要（ ）个触发器；若用环形计数器实现，需要（ ）位移位寄存器，或用（ ）位移位寄存器构成的扭环形计数器实现。,n个触发器构成的最大长度线性移位寄存器型计数器（LFSR），其计数长度为（ ）。,4位扭环形计数器（初始状态为0000）的输入端时钟频率为16kHz，其输出端信号的频率为 ( )，占空比为 ( )。,电子科技大学数字电路考研辅导班,95,例：用2片74x74（含4个D触发器）设计以下电路： 1）异步二进制加法计数器； 2）在1）的基础上用清0法构成模12的加法计数器。 3）异步二进制减法计数器； 4）在3）的基础上用置数法构成模10的计数器。,95,计数器

40、：,电子科技大学数字电路考研辅导班,96,96,序列检测器： 试画出1101序列检测器的状态图或状态表。（可重叠，不可重叠） 设计一个同步时序电路，该电路具有一个输入和一个输出。每输入4位码后，电路返回到初始状态；在这4位输入码中，当且仅当其为1100时，输出为1，否则，输出为0。试拟出原始状态表。（8421BCD码检测器？） 设计一个序列检测器，完成下面功能：当连续输入的5位数据中前3位为101，且包含1的个数大于等于3时，输出为1；否则输出为0。试写出Mealy型最简状态转换图（表）。,电子科技大学数字电路考研辅导班,97,97,序列检测器：,例：设计一个同步时序电路，该电路具有两个输入X

41、、Y和一个输出Z。在连续两个或两个以上的时钟脉冲作用期间，若输入X、Y保持不变并且取值相异时，输出Z=1；否则，输出Z=0。试列出原始状态表和最简状态表。 利用D触发器构成移位寄存器，加上必要门电路设计一个序列信号检测电路，该电路有一个串行数据输入端和一个检测输出端；每当接收到“11100”数据串时，输出高电平，否则输出低电平；画出电路连接图。,电子科技大学数字电路考研辅导班,98,98,序列发生器 用于产生一组特定的串行数字信号,计数器+组合电路 反馈移位寄存器,例：用一片74X163和一片74X151及一个逻辑门电路设计1001011序列发生器。,例：试用74x161、74x151及少量与

42、非门实现如下功能：当S=0时，产生序列；当S=1时，产生序列。,电子科技大学数字电路考研辅导班,99,99,序列发生器,例：利用尽量少的D触发器连接成移位寄存器，设计必要的反馈组合电路构成一个序列信号发生器，该电路能够循环输出“1110010”的数据串；要求采用最小风险设计。 若序列为“1101011”呢？,例：利用通用移位寄存器74194和多路复用器74151及合适的非门实现0111010001序列发生器。（注意：74X194的4个输出端都能输出该序列，必须画逻辑图）,电子科技大学数字电路考研辅导班,100,100,电子科技大学数字电路考研辅导班,101,列出下图中的状态图的所有二义性（提示：找出未覆盖的和重复覆盖的输入组合）。,电子科技大学数字电路考研辅导班,102,试用4位双向移位寄存器74x194设计完成一个频率相同的四相脉冲发生器，四相脉冲Q3、Q2、Q1、Q0输出波形如图所示。（2011年考研题）,用扭环型计数器实现,电子科技大学数字电路考研辅导班,103,设计一个同步时序电路，完成二进制数和的串行加法（设输入低位在前，完成： ( 1 ) 如果采用米里(Mealy)型时序电路，作出最简状态转化/输出表； ( 2 ) 如果采用摩尔(Moore)型时序电路，作出最