数字化语音存储与回放系统设计开题报告.doc

开题报告CHANGCHUN INSTITUTE OF TECHNOLOGY 开题报告设计题目： 数字化语音存储与回放系统设计 学生姓名： 赵 学院名称： 电气与信息工程学院 专业名称： 电子信息工程 班级名称： 电子0842班 学 号： 08044512 指导教师： 教师职称： 副教授 学 历： 硕士 2012 年 4 月 20日一、选题依据1.设计目的及意义（1） 设计目的 数字化语音存储与回放系统设计是一个比较热点和普遍应用的设计题目，为了适应时代的发展，培养学生的理论和动手实践能力，我们能从这个题目中学到较多知识点。该设计包含放大滤波电路，单片机外围接口电路设计（中断、定时、复位、晶振等），数字存储器的扩展电路，数模、模数转换电路和滤波器的设计电路，在protel软件中可画出各部分电路图，我们可以翻阅数字电子、模拟电子、单片机应用和数字信号处理等教材。除了硬件电路的学习外，软件设计也是必不可少的部分，从而了解到键盘中断处理程序，定时器中断处理程序，数字滤波程序，语音压缩与解压等程序，这样我们就能重温一些重要的程序仿真软件如proteus、keil。（2）意义传统的磁带语音录放系统因其体积大、使用不便,在电子与信息处理的使用中受到许多限制。体积小巧,功耗低的数字化语音存储与回放系统将完全可以替代它。数字化语音存储与回放系统的基本原理是对语音的录音与放音的数字控制。主要包括为了增加语音存储时间,提高存储器的利用率,采用了非失真压缩算法对语音信号进行压缩后再存储,而在回放时再进行解压缩;同时,对输入语音信号进行数字滤波以抑制杂音和干扰,从而确保了语音回放的可靠质量。作为高科技应用领域的热点，数字化语音处理技术从理论的研究到产品的开发已经取得了长久的进步。他以直接与办公、金融、公安、商业、旅游等行业的语音咨询与管理，工业生产部门的语声控制，电话电信系统的自动拨号、辅助控制与查询，医疗卫生和福利事业的生活资源系统等紧密联系。并有可能成为下一代操作系统和应用程序的用户界面。近年来单片式语音集成电路发展迅速，ISD公司已经推出语音容量为6秒至16分钟的芯片，预计未来两年将推出单片3264分钟的芯片。这样，大多数的语音电路设计都能很方便地实现，更复杂的功能控制也可通过单片机或微电脑的软件配合来完成。目前，十几分钟到几个小时的数码语音电路设计是亟待解决的问题，如沙盘模型的自动语音讲解、广告播放、列车指挥黑匣子、119电话录音系统、会议录音系统等。2.设计拟解决的工程实际问题 在理论研究设计中我们一般要求数字化语音存储与系统设计中的带通滤波器的设计从简设计，这样导致了其矩形系数稍差，如果采用高阶（如四阶或六阶甚至更高）带通滤波器，噪音会减少，信噪比可以得到改善，但实际应用中一般难以实现。存储空间的大小关系重大，可在单片机外另接存储器扩展存储空间，但有时存储空间不够用时，就要求在软件中增加数据压缩算法，这就增加了编程难度。在采样频率一定时，对于300HZ-3.4KHZ范围内音频信号存储与回放，低频段效果较好，高频段效果较差，容易失真。3.设计拟应用的文献综述 在参考文献1中主要介绍了增强型MCS-51系列单片机的硬件结构、指令系统、程序设计方法、接口技术等方面的基本知识。重点看到增强型MCS-51芯片的封装引脚排列及各引脚的功能（与振荡电路有关的引脚，与复位电路有关的引脚，与外存储器连接有关的引脚，与中断控制有关的引脚，与定时/计数器有关的引脚，与串行通信口有关的引脚），MCS-51外部存储器的连接，操作指令代码，增强型MCS-51中断控制系统（4个中断优先级的6个中断源），增强型MCS-51定时/计数器（T0、T1及定时器初值的计算方法）参考文献2向我们介绍了基本放大电路，多级放大电路，集成运算放大电路，信号的运算与处理和功率放大电路。教会我们设计放大器电路及如何计算电压增益倍数，将低通滤波器和高通滤波器串联就可得到带通滤波器，在滤波器的幅频特性中可以观察到品质因数Q值愈大，通带放大倍数数值愈大，频带愈窄，选频特性愈好，调整电路的放大倍数就能够改变频带宽度。另外还有自动增益控制电路，功能就是，输入电压为正弦波，当其幅值由于某种原因产生变化时，增益产生相应变化，使得输出电压幅值基本不变。参考文献3中主要介绍了半导体存储器（ROM、PROM、EPROM、SRAM、DRAM），可编程逻辑器件（FPGA）,数-模和模-数转换，取样保持电路等。为保证输出信号的不失真采样频率至少为模拟信号最高频率的2倍。参考文献4主要讲述了数字化语音存储与回放系统的软件设计。系统程序由三部分组成，即主程序、键盘中断处理程序和系统定时器中断处理程序，另外还有数字滤波程序，语音压缩和解压程序等。4.设计相关技术的国内外现状80年代以来，美、日等国的数字语音技术的研究工作进入了应用阶段，相继研制的大规模集成电路语音芯片已经供应市场，并不断推出新的品种。数字语音技术的应用领域十分广泛，首先是数字通信系统，当通过数字语音系统传送语音信号时，语音数字化技术就是必不可少的了。发送端实际上即为语音编码，接收端为语音合成。在我们的日常生活中，数字化语音存储与回放技术得到了广泛的应用，诸如公交车报站器，采访笔，MP3播放器，手机等，使得产品的功能强大，淘汰了磁带录音的传统方式，方便了人们的生活，推动了社会的进步。近年来单片式语音集成电路发展迅速，ISD公司已经推出语音容量为6秒至16分钟的芯片，预计未来两年将推出单片32-64分钟的芯片。这样，大多数的语音电路设计都能很方便地实现，更复杂的功能控制也可通过单片机或微电脑的软件配合来完成。目前，十几分钟到几个小时的数码语音电路设计是亟待解决的问题，如沙盘模型的自动语音讲解、广告播放、列车指挥黑匣子、119电话录音系统、会议录音系统等。随着数字技术的发展，录音技术也进入了数字化阶段。目前数字录音系统应用已非常广泛，如电力、铁路、石油等行业的指挥调度，机场、港口、公安、军事等要害部门的录音和监听，金融行业授权指令的实时录音，无线寻呼台、电信局、服务行业的服务等。二、设计方案及技术路线（一）设计方案1.设计方案方案一：以单片机为核心器件的实时语音存储和回放系统本设计采用单片机来实现控制，由于单片机具有一定的可编程能力，实现控制相对可靠、容易。只要采用12M的晶振器89C52就可以处理语音信号（最高频率为3.4KHZ），本系统要求语音信号的最高频率为4KHZ。根据Nyquist采样定理，采样频选取=8KHZ（周期=125），即可无失真恢复语音信号，在外部时钟为1MHZ时，ADC0809的采样速率可以达到=100，可满足系统的需要，采用A/D为处理芯片，选用DAC0832转换器的作用是将存储的数字语音信号转换成模拟语音，其速率可达1，能满足转换时间。存储系统采用静态RAM（SRAM），以8位采样的精度，8KHZ的采样速率，每秒钟的语音信号不经压缩的数据量约为8KB字节，以89C52最大寻址能力（64KB）存储数据，也只能存储8秒的语音，而且单片机的外设如键盘、显示以及A/D、D/A转换器都要占用地址空间所以要扩展内存（我们采用HM628128的128k静态RAM），同时采用分页寻址方式，以8kB存储空间为一页，利用P0口的全8位和P2口的低5位作为地址线，共13位，对页内寻址。P1口的低4位P1.0-P1.3作为页选地址线参与寻址，P1.4作为片选。由于P1口具有锁存功能，对P1口的改写只发生在换页时，平时并不占用系统时间，对最高采样频率无影响。这样128KB的RAM可使语音数据存储时间达到16秒。整个硬件电路部分包括：电源设计，带通滤波器，自动增益控制电路，放大、功率放大电路。前向通道中的自动音量控制器可有效地提高系统性能，性能良好的带通滤波器在通带内响应平坦，有效地消除了带外噪音。系统方框图如图1所示。输入电 路隔离放大电 路AGC放大电路低、高通滤波电路ADC0809采样电路89C52最小系统D/A还原电路低、高通滤波电路功 率放大电路输出电 路外部RAM图1系统方框图方案二：基于FPGA控制的数字化语音存储与回放系统本设计研究的是基于FPGA的语音存储与回放，其作用是对语音进行录音和回放，并实现数字化控制。随着数字信号处理器、超大规模集成电路的高速发展，语音记录技术已从模拟录音阶段过渡到数字录音阶段。在数字化录音技术中，压缩后的语音数据有些存储在硬盘中，有些存储在带有掉电保护功能的RAM或FLASH存储器中。本设计的语音存储与回放系统，未使用专用的语音处理芯片，不需要扩展接口电路，只利用FPGA作为核心控制器，就能完成语音信号的数字化处理，即实现语音的存储与回放。数字化语音存储与回放系统的基本工作原理是将模拟语音信号通过模数转换器(AD)转换成数字信号，再通过控制器控制存储在存储器中；回放时，由FPGA控制将数据从存储器中读出，然后通过数模转换器(DA)转换成模拟信号，经放大后由扬声器输出。本设计方案系统总体结构框图如图2所示。传声器信号调理A/D转换核心控制器A/D转换调理电路播放外部控制开关存储器图2系统总体接口框图各部分电路功能如下音频前置放大器：声音通过传声器转换成微弱的电信号(mV级)，必须进行放大才能经AD转换送入单片机。可采用专用的音频前置放大器。带通滤波器（BPF）：本系统选用有源带通滤波器，由运算放大器OP07组成。其中心频率f0=1 kHz，通带为300 Hz3.4 kHz。A/D转换器：带通滤波器的输出信号经采样保持(LF398)后送AD转换电路进行抽样和量化，将模拟信号转换成8 bit数字信号。本系统选用AD7820芯片。AD7820有2种工作模式，由MODE决定：当MODE接高电平时芯片工作在WR模式下；当接低电平时工作在RD模式下。本系统将芯片设置在WR模式的S-A方式(最简单的方式)下，即：MODE接高电平，RD和CS持续接低电平。当WR变低时开始转换，在WR上升沿的700 ns后，转换数据被输出。本系统采样频率fs=250 kHz，字长8 bit。 AD7820为高速、微型、单通道AD转换器，采用逐次比较技术，转换时间1.36s，转换范围05 V，使用单电源+5 V供电。逐次比较使用31个比较器，1个高4位ADC和1个低4位ADC，输入信号被抽样电路追踪和保持；有专门ADC输出接口设计，可与任何端口连接而不需要接口路基电路。所有的数字信号输出使用锁存与三态缓冲电路，使其可直接与微处理器的数据总线和系统的输入端口相连接。D/A转换器：语音回放需将存储的数字信号通过DA转换器转换成语音模拟信号。本系统选用DAC0808，其为8 bitDA集成电路芯片，满量程输出需要150 ns，用5 V电压供电时功耗仅有33 mW。FPGA及存储器： 在一个以FPGA为核心的语音处理系统中，用存储容量、存储时间、回放音质等指标衡量语音处理系统优越性。系统选用FLASH作片外存储器，实现语音数据的数字录音和回放，既保证了系统的高性能，又降低了系统成本。三星公司产品K9F1G08UOM具有128 M8 bit(1 Gbit)存储容量，采用NAND闪存技术工艺，工作电压2.73.6 V，功耗低，容量大，数据访问速度高。此芯片由8 192个块(block)组成，每块由32个页(page)组成，每页为5128 bit。如果需要进行字节级访问，128 Mbyte容量需要27根地址线，所以需要4个周期的地址输入，依次是列地址(A0A7)、低位行地址(A9A13)、高位行地址(A14A26)，其中A8由00h和01h2种命令分别设置为低和高，以分别选择每页的前256Byte和后256Byte。如此设计IO总线目的为：(1)减少芯片的管脚数量；(2)当系统需要更大容量的芯片时，可维持系统板级设计的一致性。系统的AD采样速率设置在250 kHz左右，字长8 bit，1 s的语音数据需要8 Kbyte的存储空间，而存储器容量为128 Mbyte，所以1片可存储9 min左右的数据。方案一效果比较理想，能够满足一般要求，前向通道中的自动音量控制器可有效地提高系统性能，带通滤波器在通带内响应平坦，而且硬件电路和软件程序都不是很复杂（二）技术路线1进行企业现场调研，收集数据，查阅收集与毕业设计有关的国内外文献资料。2进行总体设计方案的论证及分析，确定数字化语音存储与回放系统设计的方案、参数和技术实现措施。3对整体方案中的各部分组成硬件电路进行逐个分析、理解，综合各方面的因素，如实现性能、简易、价钱、可操作性，做出最后选着。4对于系统软件部分的进行，我首先从主程序的流程图开始着手，其次是各部分功能流程图，进而熟悉C语言或汇编语言来组织程序编写。5在程序仿真软件中对各部分软件进行调试，反复更正编写，直到调试成功。三、可能存在的问题及解决措施1.可能存在的问题 语音输入时，同时存在外界环境中的噪声干扰，为在声音信号源头应尽量减少噪声输入，以便滤波时较易进行。在前向通道中模数转换时，模拟信号样本值可能随时发生变化，模数转换器转换数据时需要一定时间，这就会造成转换误差，最终使输出信号失真。2.解决措施 为抵消语音输入背景噪声，可采用两个特性相同的驻极体电容话筒，将它们在空间上背靠背安放，并在电气上通过适当的连接，使其输入信号幅度相等、相位相反地叠加起来，就能将两个话筒拾入的噪声抵消掉。为使输入的模拟信号样本保持不变，在模数转换器之前须加上一级采样/保持电路。四、设计成果完成毕业设计任务后，拟提交如下设计成果：1数字化语音存储与回放系统设计开题报告一份；2与毕业设计内容有关的外文翻译资料（中英文）一份；3数字化语音存储与回放系统设计毕业设计（论文）一份；4数字化语音存储与回放系统电路原理图（protel格式）一张；5数字化语音存储与回放系统源程序代码。五、进度计划时间安排完 成 主 要 内 容3.21至3.27查阅收集与毕业设计有关的国内外文献资料，确定毕业设计题目及设计内容的可行性，分析毕业设计任务和技术要求，研究设计思路和设计方案。3.28至4.10经指导教师审定，进行外文资料翻译工作，同时进行数字化语音存储与回放系统设计方案论证比较，与指导教师共同研究确定设计方案、技术实现的可行性以及存在问题的解决措施和办法。4.11至4.20撰