实验七 脉冲编码调制与解调实验.doc

实验七 脉冲编码调制与解调实验一、实验目的1 掌握脉冲编码调制与解调的原理。2 掌握脉冲编码调制与解调系统的动态范围和频率特性的定义及测量方法。3 了解脉冲编码调制信号的频谱特性。4 了解大规模集成电路TP3067的使用方法。二、实验内容1 观察脉冲编码调制与解调的结果，观察调制信号与基带信号之间的关系。2 改变基带信号的幅度，观察脉冲编码调制与解调信号的信噪比的变化情况。3 改变基带信号的频率，观察脉冲编码调制与解调信号幅度的变化情况。4 观察脉冲编码调制信号的频谱。三、实验器材1. 信号源模块2. 模拟信号数字化模块3. 终端模块（可选）4. 频谱分析模块5. 20M双踪示波器 一台6. 音频信号发生器（可选） 一台7. 立体声单放机（可选） 一台8. 立体声耳机 一副9. 连接线 若干四、实验原理模拟信号进行抽样后，其抽样值还是随信号幅度连续变化的，当这些连续变化的抽样值通过有噪声的信道传输时，接收端就不能对所发送的抽样准确地估值。如果发送端用预先规定的有限个电平来表示抽样值，且电平间隔比干扰噪声大，则接收端将有可能对所发送的抽样准确地估值，从而有可能消除随机噪声的影响。脉冲编码调制（PCM）简称为脉码调制，它是一种将模拟语音信号变换成数字信号的编码方式。脉码调制的过程如图7-1所示。PCM主要包括抽样、量化与编码三个过程。抽样是把时间连续的模拟信号转换成时间离散、幅度连续的抽样信号；量化是把时间离散、幅度连续的抽样信号转换成时间离散幅度离散的数字信号；编码是将量化后的信号编码形成一个二进制码组输出。国际标准化的PCM码组（电话语音）是八位码组代表一个抽样值。编码后的PCM码组，经数字信道传输，在接收端，用二进制码组重建模拟信号，在解调过程中，一般采用抽样保持电路。预滤波是为了把原始语音信号的频带限制在3003400Hz左右，所以预滤波会引入一定的频带失真。发送端接收端模拟信源抽样器预滤波器模拟终端波形编码器量化、编码数字信道波形解码器重建滤波器抽样保持、低通图7-1 PCM 调制原理框图在整个PCM系统中，重建信号的失真主要来源于量化以及信道传输误码，通常，用信号与量化噪声的功率比，即信噪比S/N来表示，国际电报电话咨询委员会（ITU-T）详细规定了它的指标，还规定比特率为64kb/s，使用A律或律编码律。本实验采用大规模集成电路TP3067对语音信号进行PCM编、解码。TP3067在一个芯片内部集成了编码电路和译码电路，是一个单路编译码器。其编码速率为2.048MHz，每一帧数据为8位，帧同步信号为8KHz。模拟信号在编码电路中，经过抽样、量化、编码，最后得到PCM编码信号。在单路编译码器中，经变换后的PCM码是在一个时隙中被发送出去的，在其他的时隙中编译码器是没有输出的，即对一个单路编译码器来说，它在一个PCM帧（32个时隙）里，只在一个特定的时隙中发送编码信号。同样，译码电路也只是在一个特定的时隙（此时隙应与发送时隙相同，否则接收不到PCM编码信号）里才从外部接收PCM编码信号，然后进行译码，经过带通滤波器、放大器后输出。具体电路图如图7-2所示。图7-2 PCM编译码电路原理图下面对PCM编译码专用集成电路TP3067芯片做一些简单的介绍。图7-3为TP3067的内部结构方框图，图7-4是TP3067的管脚排列图。图7-3 TP3067逻辑方框图44图7-4 TP3067管脚排列图1 TP3067管脚的功能（1）VPO+：接收功率放大器的非倒相输出（2）GNDA：模拟地，所有信号均以该引脚为参考点（3）VPO-：接收功率放大器的倒相输出（4）VPI：接收功率放大器的倒相输入（5）VFRO：接收滤波器的模拟输出（6）Vcc：正电源引脚，Vcc=+5V+5%（7）FSR：接收帧同步脉冲，它启动BCLKR，于是PCM数据移入DR，FSR为8KHz脉冲序列。（8）DR：接收数据帧输入。PCM数据随着FSR前沿移入DR。（9）BCLKR/CLKSESL：在FSR的前沿把输入移入DR时位时钟，其频率可以从64KHz至2.048MHz。另一方面它也可能是一个 逻辑输入，以此为在同步模式中的主时钟选择频率1.536MHz、1.544MHz或2.048MHz，BCLKR用在发送和接收两个方向。（10）MCLKR/PDN：接收主时钟，其频率可以为1.536MHz、1.544MHz或2.048MHz。它允许与MCLKx异步，但为了取得最佳性能应当与MCLKx同步，当MCLKR连续连在低电位时，CLKx被选用为所有内部定时，当MCLKR连续工作在高电位时，器件就处于掉电模式。（11）MCLKx：发送主时钟，其频率可以是1.536MHz、1.544MHz或2.048MHz，它允许与MCLKR异步，同步工作能实现最佳性能。（12）BCLKx：把PCM数据从Dx上移出的位时钟，其频率可以从64KHz至2.048MHz，但必须与MCLKx同步。（13）Dx：由FSx启动的三态PCM数据输出。（14）FSx：发送帧同步脉冲输入，它启动BCLKx并使Dx上PCM数据移出到Dx上。（15）：开漏输出。在编码器时隙内为低脉冲。（16）ANLB：模拟环路控制输入，在正常工作时必须置为逻辑“0”，当拉到逻辑“1”时，发送滤波器和发送前置放大器输出的连接线被断开，而改为和接收功率放大器的VPO+输出连接。（17）GSx：发送输入放大器的模拟输出，用来在外部调节增益。（18）VFxI-：发送输入放大器的倒相输入。（19）VFxI+：发送输入放大器的非倒相输入。（20）VBB：负电源引脚，VBB=-5V+5%。2 功能说明 上电当开始上电瞬间，加压复位电路启动COMBO并使它处于掉电状态，所有非主要电路都失效，而Dx、VFRO、VPO-、VPO+均处于高阻抗状态。为了使器件上电，一个逻辑低电平或时钟脉冲必须作用在MCLKR/PDN引脚上，并且FSx和FSR脉冲必须存在。于是有两种掉电控制模式可以利用。在第一种中MCLKR/PDN引脚电位被拉高。在另一种模式中使FSx和FSr二者的输入均连续保持低电平，在最后一个FSx或FSr脉冲之后相隔2ms左右，器件将进入掉电状态，一旦第一个FSx和FSr脉冲出现，上电就会发生。三态数据输出将停留在高阻抗状态中，一直到第二个FSx脉冲出现。 同步工作在同步工作中，对于发送和接收两个方向应当用相同的主时钟和位时钟，在这一模式中，MCLKx上必须有时钟信号在起作用，而MCLKR/PDN引脚则起了掉电控制作用。MCLKR/PDN上的低电平使器件上电，而高电平则使器件掉电。这两种情况中，不论发送或接收方向，MCLKx都用作为主时钟输入，位时钟也必须作用在MCLKx上，对于频率为1.536MHz、1.544MHz或2.048MHz的主时钟，BCLKR/CLKEL可用来选择合适的内部分频器，在1.544MHz工作状态下，本器件可自动补偿每帧内的第193个时钟脉冲。当BCLKR/CLKSEL引脚上的电平固定时，BCLKx将被选为发送和接收方向兼用的位时钟。表7-1说明可选用的工作频率，其值视BCLKx/CLKSEL的状态而定。在同步模式中，位时钟BCLKx可以从64KHz变至2.048MHz，但必须与MCLKx同步。每一个FSx脉冲标志着编码周期的开始，而在BCLKx的正沿上，从前一个编码周期来的PCM数据从已启动的Dx输出中移出。在8个时钟周期后，三态Dx输出恢复到高阻抗状态。随着FSR脉冲来临，依赖BCLKx（或在运行中的BCLKR）负沿上的DR输入，PCM数据被锁定，FSx和FSR必须与MCLKx或MCLKR同步。表7-1 主时钟频率的选择BCLKR/CLKSEL被选主时钟频率TP3067时钟012.048MHZ1.536MHZ1.544MHZ2.048MHZ 异步工作在异步工作状态中，发送和接收时钟必须独立设置，MCLK和MCLR必须为2.048MHz，只要把静态逻辑电平加到MCLKx/PDN引脚上，就能实现这一点。FSx启动每个编码周期而且必须与MCLKx和BCLKx保持同步。FSR启动每一个译码周期而且必须与BCLKR同步。BCLKR必须为时钟信号。BCLKx和BCLKR工作频率可从64KHz变到2.048MHz。 短帧同步工作COMBO既可以用短帧，也可以用长帧同步脉冲，在加电开始时，器件采用短帧模式。在这种模式中，FSx和FSr这两个帧同步脉冲的长度均为一个位时钟周期。在BCLKx的下降边沿当FSx为高时，BCLKx的下一个上升边沿可启动输出符号位的三态输出Dx的缓冲器，紧随其后的7个上升边沿以时钟送出剩余的7个位，而下一个下降边沿则阻止Dx输出。在BCLKR的下降边沿当FSr为高时（BCLKx在同步模式），其下一个的下降边沿将锁住符号位，跟随其后的7个下降边沿锁住剩余的7个保留位。 长帧同步工作为了应用长帧模式，FSx和FSr这两个帧同步脉冲的长度等于或大于位时钟周期的三倍。在64KHZ工作状态中，帧同步脉冲至少要在160ns内保持低电位。随着FSx或BCLKx的上升沿（无论哪一个先到）来到，Dx三态输出缓冲器启动，于是被时钟移出的第一比特为符号位，以后到来的BCLKx的7个上升沿以时钟移出剩余的7位码。随着第8个上升沿或FSx变低（无论哪一个后发生），Dx输出由BCLKx的下降沿来阻塞，在以后8个BCLKR的下降沿（BCLKR），接收帧同步脉冲FSR的上升沿将锁住DR的PCM数据。 发送部件发送部件的输入端为一个运算放大器，并配有两个调整增益的外接电阻。在低噪声和宽频带条件下，整个音频通带内的增益可达20dB以上。该运算放大器驱动一个增益为1的滤波器（由RC有源前置滤波器组成），后面跟随一个时钟频率为256KHz的8阶开关电容带通滤波器。该滤波器的输出直接驱动编码器的抽样保持电路。在制造中配入一个精密电压基准，以便提供额定峰值为2.5V的输入过载（tmax）。FSx帧同步脉冲控制滤波器输出的抽样，然后逐次逼近的编码周期就开始。8位码装入缓冲器内，并在下一个FSx脉冲下通过Dx移出，整个编码时延近似地等于165ns加上125ns（由于编码时延），其和为290ns。 接收部件接收部件包括一个扩展DAC（数模转换器），而它又驱动一个时钟频率为256KHz的5阶开关电容低通滤波器。译码器时依照A律（TP3067）设计的，而5阶低通滤波器矫正8KHz抽样保持电路所引起的sinx/x衰减。在滤波器后跟随一个其输出在VFRO上的2阶RC低通后置滤波器。接收部件的增益为1，但利用功率放大器可加大增益。当FSr出现时在后续的8个BCLKR（BCLKx）的下降边沿，DR输入端上的数据将被时钟控制。在译码器的终端，译码循环就开始了。 接收功率放大器两个倒相模式的功率放大器用来直接驱动一个匹配的线路接口电路。本编译码器的功能比较强，它既可以进行A律变换，也可以进行u律变换，它的数据既可以固定速率传送，也可以变速率传送，它既可以传输信令帧也可以选择它传送无信令帧，并且还可以控制它处于低功耗备用状态，到底使用它的什么功能可由用户通过一些控制来选择。在实验中我们选择它进行A律变换，以2.048Mbit来传送信息，信令帧为无信令帧，它的发送时序与接收时序直接受FSx和FSR控制。 还有一点，编译码器一般都有一个PDN降功耗控制端，PDN=1时，编译码能正常工作，PDN=0，编译码器处于低功耗状态，这时编译码器其它功能都不起作用，我们在设计时，可以实现对编译码器的降功耗控制，这时，用户摘机，编译码器工作，用户挂机，编译码器低功耗。 五、实验步骤1 将信号源模块、模拟信号数字化模块、终端模块、频谱分析模块小心地固定在主机箱中，确保电源接触良好。2 插上电源线，打开主机箱右侧的交流开关，再分别按下四个模块中的开关POWER1、POWER2、S2、S3，对应的发光二极管LED001、LED002、D200、D201、LED600、LED300、LED301发光，按一下信号源模块的复位键，四个模块均开始工作。3 将信号源模块的拨码开关SW101、SW102设置为0000000 0000001。4 将信号源模块产生的正弦波信号（频率2.5KHz，峰-峰值为3V）从点“S-IN”输入模拟信号数字化模块，将信号源模块的信号输出点“64K”、“8K”“BS”分别与模拟信号数字化模块的信号输入点“CLKB-IN”、“FRAMB-IN”、“2048K-IN”连接，观察信号输出点“PCMB-OUT”的波形。将该点的信号送入频谱分析模块，观察该点信号的频谱，记录下来。5 连接“CLKB-IN”和“CLK2-IN”，“FRAMB-IN”和“FRAM2-IN”，连接信号输出点“PCMB-OUT”和信号输入点“PCM2-IN”，观察信号输出点“OUT”的波形。将该点的信号送入频谱分析模块，观察该点信号的频谱，记录下来。6 改变输入正弦信号的幅度，使其峰-峰值分别等于和大于5V（若幅度无法达到5V，可将输入正弦信号先通过信号源模块的模拟信号放大通道，再送入模拟信号数字化模块），将示波器探头分别接在信号输出点“OUT”、“PCMB-OUT”上，观察满载和过载时的脉冲幅度调制和解调波形，记录下来（应可观察到，当输入正弦波信号幅度大于5V时，PCM解码信号中带有明显的噪声）。7 改变输入正弦信号的频率，使其频率分别大于3400Hz或小于300Hz，观察点“OUT”、“PCMB-OUT”，记录下来（应可观察到，当输入正弦波的频率大于3400Hz或小于300Hz时，PCM解码信号幅度急剧减小）。8 用单放机或音频信号发生器的输出信号代替信号源模块的正弦波，从点“S-IN”输入模拟信号数字化模块，重复上述操作和观察并记录下来。（可选）9 将信号输出点“OUT”输出的信号引入终端模块，用耳机听还原出来的声音，与单放机直接输出的声音比较，判断该通信系统性能的优劣。（可选）六、输入、输出点参考说明1 输入点参考说明2048K-IN：PCM所需时钟输入点。S-IN：模拟信号输入点（基带信号）。CLKB-IN：PCM编码所需时钟输入点。FRAMB-IN：PCM编码帧同步信号输入点。PCM2-IN：PC