亚波长光刻条件下集成电路可制造性设计与验证技术研究.doc

浙江大学博士学位论文亚波长光刻条件下集成电路可制造性设计与验证技术研究姓名：史峥申请学位级别：博士专业：电路与系统指导教师：严晓浪20050301 刖舌氖贝惨训嚼础公司的创始人四十多年的发展几乎完全遵循这一论断。而且乐观的研究表明，这种发展速度至少还可以再维持年以上。以最常见的个人计算机微处理器为例，现在市场上的主流产品，如镜晃砥鱌岫，其芯片内集成的晶体管数目已经达到万以上，工作频率超过了。年初的商业化半导体芯片主流制造技术已经达到呖恚平窈蠼芸旆钩墒斓以下，从而、，特征线宽越窄，在电路器件面积减小的同时它消耗的功 一图技术发展路线图系统规范说明行为设计验证 成电路物理设计的内涵，并带来新的可制造性设计方法和步骤。半导体工业进入到超深亚微米时代后，设计的规模越来越大，复杂度越来越高。从凹际踅诘憧J迹圃旃罩懈捎昧怂健把遣饪獭奔际酢和哪节点为例，采用的庠床，而所制造产品的特征尺寸还不到光源波长的一半。集成电路的特征尺寸接近曝光系统的理论分辨率极限，光刻后硅圆片表面成像将产生明显的畸变，从而导致光刻图形质量的严重下降，这一现象预计 叠层通孑钚蚬嬖蛞籑化学机械抛光区域填充规则猈。本论文即对以亚波长光刻为中心的可制造性设计和验证技术开展研究。 为了解决亚波长光刻所带来的问题，业界提出并采用了分辨率增强技术，籼等趾像，评 集成电路物理设计在图所示的流程中叫被移到了前端设计之中。而从逻辑设计和物理设计分类的角度讲，鷌仍应被认为是物理设计的一部分。从的预测中可以看到，随着时间的演进，集成电路设计中前端和后端的分类界限将日渐模糊，从设计者的角度来看，逻辑设计和物理设计也将逐步融合到统一的工具界面之中。其发展趋势可以参看图。“删图集成电路设计步骤 ，设计规则。其中标准单元库是由岛血踔粮卟愦锏絇等步骤上出现，如天线效应可以通过换层布线或插入二极管来解决。 第一章集成电路物理设计、光刺制造工艺和成像模拟图版图几何设计规则示例。 西帆苚工餰 瞣图形转移：包括光刻褪纯 光刻成像系统光源。【。哆，椋畇蝴簂謊瞰。雥】穓。祓蟙其中酆贤妇档氖悼拙叮琋为投射透镜的数值孔径。数值孔径 图不同部分相干系数光源的成像效果示意和暗场 第一章集成电路物理设计、光刻制造工艺和成像模拟导电放电能力一 第一幸集成电路物理设计、光刻制造工艺和成像模拟前后烘烤等，每个工艺步骤都有多种独立参数比如温度、时间、浓度等可以调整。是在光刻胶顶部涂上一层光敏材料， 部光线吸收、反射和其它调制效应可以大大减弱。防反射防散射涂层训一上述两种方法事实上为双层材料光刻和一般的光刻胶工作原理应的强催化剂，这样可以大大减少曝光剂量，提高光刻胶感光反应的灵敏度。光、电子束、离子束等曝光作为光刻成像的基本原理。但各项可能的技术中都还具有很多难以克服的问题，】的重要性，对光学光刻过程进行模拟是所有光刻仿真系统的基础。 第一幸橐成电路物理设计、光刻制造工艺和成像模拟，籸，由阰酜迃趃若采用圆形孔径，则成像系统的频率响应函数可表示为双线性系统传递函数来描述。典型的光刻仿真软件如中的光学模拟软件遣捎谜庵址椒捎肏方法，对于具情况进行空间成像仿真时可以重复使用。 算法与实现扩展部分以外的基本光学模拟引擎基于椒渲蠺的计算采用自镜暮氐糠纸谢帧缡荆赑在目前亚波长光刻中使用的投射透镜数值孔径越来越高的情况下，光线的倾斜角度其中一些研究成果尚未正式发表。 图光刻过程现象建模框架和 第旅嫦駾的光刻过程现象建模使得模型具有实际应用级的精确度和对各种版图图形组合的适应性。 图测试图生成器产生的测试图局部借助测试图生成器，设计完成了熬套面向可制造性的工艺光刻建模测试图猠， 第旅嫦駾的光刻过程现象建禳为了根据测量得到的值优化模型参数，定义了光刻模型系统参数优化的基本部谝籧恍瞕其中n赾J导使杵喜饬康玫降腸荩 ，妒工，加伊。其中，图前鯫阶极坐标采样函数基从式到可以看到，光刻投影系统在频域上的主要构成函数都在一定程建模实例 模拟误差的标准偏差 第旅嫦駾的光耋过程现象建模 图光学成像模拟频域算法流程 浙江大掌博士嵌汶皇，琯。，十：琯，琯保对“薄问础一，琽，瑈解方法将纸猓浞纸獗泶锸酵。其特征值抚可保证为非负实数，特征向 第三章光刻模拟快速算法图典型光刻系统主要空间卷积核形状 第三章光刻模拟快速算法图使用查表法拆分图形过程图单点空间域光强查表计算流程快速成像轮廓提取 第三章光刻模拟快逮算法因此提出了根据版图设计上的不同区域位置安排与轮廓相关点的采样线，并使心的一定范围内的图形有关系，其具体计算公式的离散化表达式为：其中，是该点光强值，。强焖俟庋夥椒脑怂愫耍薮是掩模覆盖函数从式、可以看出，对于孤立图形，由于线条两端上的点的位置变化所引起运的核算盖图形覆积面变量的大较化，在而因位等附该置线近也高会比较有 研究中提出了一种全新的根据单点空间域光强卷积计算原理，计算，对较蚝蛓方向的偏导数钟茫置，对有，啤辭五巾，鍄缸型等竽卜，。，“，癮巾。，。甽空间密集点快速成像 第三章光刻模拟快速算法把，琯；琯：衞。唬】咀鉶么”通常在计算时使用的掩模图形是在蚘方向周期拓展后的图形，如图所 第三章光割模拟快速算法图榷訫行作籇鉊的特殊性，减少计算量。中琈一如果能建立一个新的信号琸，它的空间域形一共含有个值的，需要先对和作点的，然后对组合后 对任意版图按照下面的规则构造图，：版图中每一个图形魑O辔怀逋煌嫉囊桓龆鉸，琹矿；川图相位冲突图的建立 第四章分辨率增强技术及其验证移动的结果热粥一 第四章分辨率增强技术及其验证 第五章标准单元的可制造性设计基于标准单元的造性的要求。考虑可制造性因素，超深亚微米与纳米级工艺的设计规则将变得非常半定制设计法是数字设计的重要方法，当半导体工业进时代入到超深亚微米复杂，甚至规则之间存在不相容的情况。由于可制造性对周围环境的依赖，复杂的后，标准单元的物理实现不仅要考虑传统的速度、功耗和面积等指标，还要设计规考则虑由仍然于难硅以片覆表盖面设计光中刻出畸现变的引许起多的情成况品。率举下降例来说。，标生准产单厂元设家给计出中了除了最小间因期长，此因计设证电路验，时仅要不证验需电检能路出元准测标各单种的性，还能要尽可的能一在流片中次到得多被更单测的信元息以少，减片。同数流次要尽时可能减测小电试的面积路因。，个此证验整电设的路需考综计要性合能虑、本等成纳米标准单元可制造性设计流程和规则校正前面章提节的出刻仿真光具工于拟用准标模单计设元制，结的造能果对并不的可同制造性标指行进效分析有在；用述应具工前的上础基分统了，析准传单标元计中设图中可能导致标准单元成品率下降的几何结构。由于光刻仿真在时间上比实际流片 性辞訫管线端的影响在标准单元中经常会出现如图镜慕峁梗诓捎醚遣饪坦涨埃琈删图歉设计规则设计的一个版图结构，图蔷齇校正后 刻畸变。纳米级工艺下的鳐因实现。问的最小距离只有，因间距太小，可能引起掩模制造中的问题。根据各种模拟或、或非结构，如图所示，在亚波长光刻技术出现以前，多晶硅的间距一般为 光刻仿真结果光强对比度较低，而在将间距增大到后，光强对比度得到明显的提高。加宽结构对纳米级标准单元可制造性的影响后的光刻仿真结果。 作为集成电路设计自动化方向上目前最热门的领域，对可制造性设计的研究工作在世界范围内正在积极进行。但由于涉及的因素众多，而且研究工作成本极高，各生产厂之间商业竞争激烈，对生产参数高度保密，因此研究工作的进展相当不容易。而另一方面，在亚波长光刻条件下先进工艺的生产过程中，提高成品率对集成电路设计和生产公司来说，又是一个生死攸关的问题，集成电路设计、生产和设计软件三方面都不得不通过合作以寻求解决的途径。因此在对亚波长光刻条件下可制造性问题的研究上，需求和合作是内在的驱动力。国内的集成电路生产在几年内跳跃式地达到了世界水平，国外设计软件公司积极寻求和国内大学的联合科研合作，这些都切实推动了论文的研究工作。椒哂懈玫氖导试饽芰虼颂岢隽俗罴的概念，期望在可能对 ：痮，瓺鰁瓺【仃曲 鷒【骾 疞 体学报、，【作者玎与验证技术”，电路与系统学报录用可发表子学报录用可发表第二作者，【作者】”，瓸髡，第三作者， 期刊论文耙恢质视诳焖