数字逻辑电路设计-(王毓银)讲义.PPT第六章.ppt

,数字电路与逻辑设计,第六章 时序逻辑电路(二),西安邮电学院“校级优秀课程”,6.5采用中规模集成器件设计任意进制计数器,计数器设计步骤如下：,根据设计要求，确定有效状态； 2. 画状态转移图； 3. 选择集成器件，查看器件功能表； 选择合适的反馈形式和反馈信号； 5. 画逻辑电路图； 6. 画出工作波形图（可选）。,一、利用同步计数器实现任意模M计数器的方法： (一）利用清除端的复位法。 （反馈清零法） (二）利用置入控制端的置位法。（同步预置法） MN,N为单片计数器的最大计数值 利用清除端的复位法或置入控制端的置位法进行设计。 2. MN,N为多片计数器级联后的最大计数值 当要实现的模值M超过单片计数器的计数范围时，必须首先将多片计数器级联，以扩大计数范围（N=10n 或16n），然后利用整体同步置入端的置数法和利用整体清除端复位法构成模M计数器。 多片74160 、74162级联，N=10n 多片74161 、74163级联，N=16n,6.5采用中规模集成器件设计任意进制计数器,6.5采用中规模集成器件设计任意进制计数器,1. MN,N为单片计数器的最大计数值 当计数至SM时，利用SM状态产生一清除信号，加到清0端，使计数器返回到S0状态，从而实现模M的计数器。,(一）反馈清零法,确定有效状态（必须从全0开始）； 产生异步清除端信号 ； 画逻辑图。,设计方法:,例：应用4位二进制同步计数器74161实现 模10计数器，要求采用清除端复位法。 分析： 根据设计要求，确定各种状态09；, 画状态转移图；,(一）反馈清零法,6.5采用中规模集成器件设计任意进制计数器,计数器状态转移图为：,注意：用来清0的瞬态为M，该状态一经出现马上消失。,(一）反馈清零法,6.5采用中规模集成器件设计任意进制计数器, 为什么1010状态不算在主循环内，用波形图说明,画出电路原理图,同步计数器最低位Q0在CP翻转。先画最低位Q0。,当第十个脉冲上升沿到达后Q3Q2Q1Q01010,/CR0。只要/CR=0,计数器强制置0。1010只能使Q3Q1出现一个很窄的小毛刺。,缺点:Q1输出波形上有毛刺。造成/CR脉冲宽度太窄，清0不可靠。,CP,Q3,Q2,Q1,Q0,CO,CTP,CTT,74161,1,(一）反馈清零法,6.5采用中规模集成器件设计任意进制计数器,6.5采用中规模集成器件设计任意进制计数器,0,当第十个CP到来：,1,0,1,1,G1,G2,G3,0,1,0,当第十个CP到来：,0,1,在第十个CP的作用下，Q端输出的清0信号宽度和计数脉冲CP=1的持续时间相同。足以保证各级触发器能正常工作。,基本触发器Q=0，/CR=0,使Q3Q2Q1Q0=0000。,基本触发器Q=1，/CR=1。,0,0,0,1,0,0,加基本RS触发器，使 /CR 脉冲宽度变宽,克服清0不可靠的方法：,CP,1,(一）反馈清零法,工作波形图：,(一）反馈清零法,(二)同步预置法： 利用置数端，以置入某一固定二进制数值的方法，从而使N进制计数器跳跃(N-M)个状态，实现模值为M的计数器。,设计方法： 确定有效状态（连续的M个状态） 确定置入数据（由第1个状态确定） 产生同步置入端信号（由最后1个状态确定） 画逻辑图,1. MN,N为单片计数器的最大计数值,6.5采用中规模集成器件设计任意进制计数器,例、用74161的置入控制端构成8进制计数器（方法1）,若计数从QDQCQBQA=0000开始则有效状态为 0000 0001 0010 0011 0111 0110 0101 0100 置入数据为DCBA=0000同步置入信号,(二)同步预置法,例、用74161的置入控制端构成8进制计数器（方法2）,若计数从QDQCQBQA=0001开始则有效状态为 0001 0010 0011 0100 1000 0111 0110 0101 置入数据为DCBA=0001同步置入信号,(二)同步预置法,例、用74161的置入控制端构成8进制计数器（方法3）,利用进位信号CO来控制同步置入端则有效状态为 QDQCQBQA 1000 1001 1010 1011 1111 1110 1101 1100 置入数据为DCBA=1000 同步置入信号,(二)同步预置法,例：用四位同步二进制计数器74161设计8421BCD码计数器。,解：8421BCD码计数器的状态转移图如图所示,从状态转移图可以看出，当计数器的状态为1001时，74161不再执行计数功能，而是要执行置数功能，使161跳过6个状态，使1001的下一个状态为0000。,可以得到：,D3D2D1D0=0000,(二）同步预置法,画出逻辑图如图,D3D2D1D0=0000,例：用四位同步二进制计数器74161设计8421BCD码计数器。,(二）同步预置法,例：用四位同步二进制计数器74161设计余3BCD码计数器。,解：余3BCD码计数器的状态转移图如图所示,D3D2D1D0=0000,画出逻辑图,(二）同步预置法, 置0000法：,例如，设计M10计数器，预置数为0000，置数信号为1019，即:Q3Q2Q1Q0=1001,例如，设计M12计数器，预置数为0000，置数信号为12111，即:Q3Q2Q1Q0=1011, 置0000-1111之间任意数法：,从所置入数对应状态开始顺序数到M个状态，利用此状态产生置数信号/LD。,例如，设计M12计数器，假定预置数为8，从8数到12个状态，与第12个状态相对应的数，即为置数信号。,由3（0011）产生置数译码信号，,同步预置法设计规律：,计数模值M，就由M -1组成置数信号。,(二）同步预置法,2）MN,N为多片计数器级联后的最大计数值,当要实现的模值M超过单片计数器的计数范围时，必须首先将多片计数器级联，以扩大计数范围（N=10n 或16n）。级联的方法可采用计数器的扩展（级联）。 然后利用整体同步置入端LD的置数法和利用整体清除端CR复位法构成模M计数器。 多片74160 、74162级联，N=10n 多片74161 、74163级联，N=16n,(二）同步预置法,例 用74160组成48进制计数器。,先将两芯片采用同步级联方式连接成100进制计数器， 然后再用异步清零法组成了48进制计数器。反馈状态为（48）10（0100 1000）8421BCD,解：因为N48，而74160为模10计数器，所以要用两片74160构成,(一）反馈清零法,例 用74161组成48进制计数器。,先将两芯片采用同步级联方式连接成256进制计数器，然后再用异步清零法组成48进制计数器。 反馈状态为（48）10（0011 0000）2,解：因为N48，而74161为模16计数器，所以要用两片74161构成。,（一）反馈清零法,74160是模10计数器，要实现模853计数，须用三片74160级联。, 用异步清0法，使计数器计数脉冲输入到第853个脉冲时产整体置0信号 使计数器返回到初始状态0000。, 利用各片间进位信号快速传递方法，组成计数模值为1000计数器。,先设计模1000计数器：,M = M1M2 M3=10 10 10=1000,计数范围：,0852共853个状态,第853个状态产生异步清0译码信号。,所以第853个状态不计算在主循环内,例：用74160构成853计数分数器,（一）反馈清零法,解：一片74161最大计数模值为16，要实现模60计数必须用两片74161。,M=M1XM2=6X10,用两片74161分别组成模6、模10计数器，然后级联组成模60计数器。用三种方法设计。,方法一、,（6）10 （0110）2,低位片预置数：,高位片预置数：,（10）10 （1010）2,利用计数器计满值CO=1,提取置数译码信号。,经6个状态计满值,经10个状态计满值,例：试用74161实现模60计数。,1 0 1 0,CP,D0,Q0,Q1,Q2,Q3,CTP,CTT,CO,74161(1),1,0 1 1 0,D3,D2,D1,D0,Q0,Q1,Q2,Q3,CTP,CTT,CO,74161(2),1,(二）同步预置法,方法二、整体同步反馈置0000：,先将两片74161级联成M=M1XM2=256计数器，然后用整体置数法组成模60计数器。,计数范围：0-59,用什么产生置0译码信号？,（59）10（00111011）2,当计数器计到59（00111011）时，两片同时置0。,CP,D3,Q3,Q2,Q1,Q0,CTP,CTT,CO,74161(2),1,(二）同步预置法,(二）同步预置法,方法三、整体同步反馈置数：,（利用进位输出作为置数译码信号）,计数范围196255，当计数器计到255时，CO=1，使两片74161置数控制端 /LD=0，下一个CP到来时置数。,预置输入25660196,（196）10（11000100）2,低位片预置数：0100,高位片预置数：1100,例：试用74161实现模60计数。（方法三）,CP,D0,Q0,Q1,Q2,Q3,CTP,CTT,CO,74161(1),1,0 1 0 0,1 1 0 0,D0,Q0,Q1,Q2,Q3,CTP,CTT,CO,74161(2),1,对于同步置数的加法计数器来说，只要用进位输出CO作为置数译码信号(使/LD=0) ,并设置：,预置输入N - M，就可以实现模值为M的计数（或分频）。若要改变计数模值M,只需要改变预置输入数即可。,N: 最大计数值。,M: 要求计数值。,快速设计法：,同步预置：,预置数N M M补,计数值：M = 预置数补,例如：模60计数器,M =（60）1000111100 2,预置数 M补=11000100,计数值：M = 预置数补=001111002 = 6010, 利用进位输出作为置数译码信号具有通用性：,(二）同步预置法,M N的实现方法：,设需用模N集成计数器（异步清零、同步置数）组成模M计数器,A）异步清0法,B）同步置位法,利用清零输入端，使电路计数到M+1状态时产生清零操作，越过后续NM个状态实现模N计数,利用计数器的置数功能，通过进位输出给计数器置数N-M，跳过0至N-M的状态实现模M计数,1）确定有效状态（必须从全0开始）；,3）画逻辑图。,2）产生异步清除端信号,1）确定有效状态； 2）确定置入数据；,4）画逻辑图。,3）产生异步清除端信号,用集成计数器设计任意进制计数器小节,6.5采用中规模集成器件设计任意进制计数器,二、利用异步计数器实现任意模M计数器的方法： 设计思路：利用集成器件的置0端和置9端，从N进制计数器的状态转移表中跳过（N-M）个状态，从而实现M进制计数。 (一）利用清除端复位法 。异步置0法 (二）利用置入控制端的置位法 。异步置9法 1. MN,N为单片计数器的最大计数值 利用清除端复位法和置入控制端的置位法进行设计。 2. MN,N为多片计数器级联后的最大计数值 当要实现的模值M超过单片计数器的计数范围时，必须首先将多片计数器级联，以扩大计数范围（N=10n ），然后利用整体清除端复位法和利用整体置入控制端的置位法构成模M计数器。 多片74290 级联，N=10n,设计方法： 确定有效状态（连续的M个状态） 确定置0信号（由最后1个有效状态的下一状态确定，M 的二进制数） 画逻辑图 例：用74LS290 构成模七计数器。,1. MN,N为单片计数器的最大计数值,(一)利用清除端复位法（异步置0法）,确定有效状态QDQCQBQA为 0000 0001 0010 0011 0111 0110 0101 0100 确定置0信号R0AR0BQCQBQA,(一)利用清除端复位法 （异步置0法）,图（a）为逻辑电路图 图（b）为时序电路图 图（c）为保证可靠清0的逻辑电路图,(二)利用置入控制端的置位法（异步置9法）,设计方法： 确定有效状态（连续的M个状态） 确定置9信号（由最后1个有效状态的下一状态确定） 画逻辑图,例：用74LS290 构成模七计数器。,确定有效状态QDQCQBQA为 1001 0000 0001 0010 0110 0101 0100 0011 确定置9信号S9AS9BQCQB,例：用74LS290 构成模48计数器。,解：由两片74290构成，每片74290的时钟接成8421BCD码计数。其中片I的R0AI=Q1I,R0BI=Q2I，计数模值为模6。片II的R0AIIR0BIIQ3II。计数模值为模8。,2. MN,N为多片计数器级联后的最大计数值,6.6采用小规模集成器件设计计数器,6.6.1 采用小规模集成器件设计同步计数器,6.6.2 采用小规模集成器件设计异步计数器,同步时序电路设计过程可用下图简要表示。,6.6.1 采用小规模集成器件设计同步计数器,设计步骤： 1. 作原始状态转移图，列状态转移表 2. 画次态卡诺图、输出卡诺图、写出状态转移方程、输出函数 3.根据状态转移方程检验自启动性 4.重新确定状态转移方程 5.画出新的状态转移图，验证自启动性 6.选择触发器，由状态转移方程得到激励函数 7. 根据激励函数及输出函数画出逻辑图,例：用触发器设计模6同步计数器,(1）作原始状态转移图,状态分配如下： S0=000，S1=001，S2=011， S3=111，S4=110，S5=100,6.6.1 采用小规模集成器件设计同步计数器,列出状态转移表,6.6.1 采用小规模集成器件设计同步计数器,（2）次态卡诺图、输出卡诺图、 状态转移方程、输出函数,6.6.1 采用小规模集成器件设计同步计数器,6.6.1 采用小规模集成器件设计同步计数器,（3）根据状态转移方程检验自启动性,从状态转移图可以看出无自启动性,6.6.1 采用小规模集成器件设计同步计数器,（4）重新确定状态转移方程,6.6.1 采用小规模集成器件设计同步计数器,(5）画出新的状态转移图，验证自启动性,具有自启动性,6.6.1 采用小规模集成器件设计同步计数器,(6）采用D触发器，由状态转移方程得到激励函数,输出函数：,6.6.1 采用小规模集成器件设计同步计数器,(7）根据激励函数及输出函数画出逻辑图,6.6.1 采用小规模集成器件设计同步计数器,6.6.1 采用小规模集成器件设计同步计数器,小结：采用小规模集成器件设计同步计数器的一般步骤。,列出状态转移表或状态转移图,确定状态转移方程，输出方程,检验自启动特性,确定驱动方程（激励函数）,画出逻辑电路,不具有,具有,6.6.2 采用小规模集成器件设计异步计数器,异步计数器的设计比同步计数器多一步，即求各触发器的时钟方程。,1）根据设计要求，设定7个状态S0S6。进行状态编码后，列出状态转换表。,例 设计一个异步7进制加法计数器.,6.6.2 采用小规模集成器件设计异步计数器,2）选择触发器。本例选用下降沿触发的JK触发器。,3）求各触发器的时钟方程，即为各触发器选择时钟信号。,为触发器选择时钟信号的原则是： 触发器状态需要翻转时，必须要有时钟信号的翻转沿送到。,触发