数电频率计课程设计

数字电子技术课程设计东 华 大 学数字电子课程设计报告数字频率计学生姓名： 黄祺麟 学号： 150920218 班级： 通信1502 目录第一章 设计指标11.1设计指标1第二章 系统概述22.1设计思想22.2可行性论证22.3各功能的组成22.4总体工作过程3第3章 单元电路设计与分析43.1各单元电路的选择43.2设计及工作原理分析4第四章 电路的组构与调试144.1遇到的主要问题、现象的记录及原因分析、解决措施及效果144.2功能的测试方法、步骤、设备、记录的数据15第五章 结束语175.1对设计题目的结论性意见及进一步改进的意向175.2总结设计的收获与体会17附图（电路图、电路总图）18参考文献 19第一章、设计指标1.1设计指标：要求设计一个测量TTL方波信号频率的数字频率计。用按键选择测量信号的频率的量程。测试值采用4个LED七段数码管显示，并以发光二极管只是测量对象（频率）的单位：Hz、kHz。频率的测量范围有四档量程。（1）测量结果显示4位有效数字，测量精度为万分之一。（2）频率测量范围：100.0Hz999.9kHz，分四档。 量程范围 允许误差/Hz 采样时间/s 小数点位置 单位100.0Hz999.9kHz 0.1 10 第三位 Hz1.000Hz9.999kHz 1 1 第一位 KHz10.00kHz99.99kHz 10 0.1 第二位 KHz 100.0kHz999.9kHz 100 0.01 第三位 KH（3）基本要求：量程切换可以采用两个按键SWB和SWA。（4）扩展要求:a. 当被测频率大于999.9khz，超出最大值时，设置一个警灯，并发出报警声。b. 自动切换量程。第二章、系统概述2.1设计思想时间和频率测量是电子测量技术中最基本的测量之一。频率的物理意义是单位时间（1s）内信号的周波数。所以频率测量问题等同于时间测量问题。在电子系统中，频率、周期、时间的测量通常采用计数器。测量一段标准时间内周期性信号的周伯叔（测频）。计数器的计数时间（开门时间）和技术脉冲是关键性的参数。2.2可行性论证针对上述设计思想，可采用计数器来实现记录周期数的功能；采用时基信号产生计数时间作为采样时间；要通过数码管显示结果，考虑如果计数器直接将数据输入到数码管显示，则会出现数码管的数据不断变化，累计增加的情况，例如，一信号的频率为10Hz，计数器则会从1一直计数，数码管会在每秒内变化10次，所以采用寄存器或锁存器，在每个时间信号内，给予一个高电平使能有效，将计数器的数值锁存到锁存器。同时考虑到，如果这样，每次锁存的数据会比上次增加一个基数，因为计数器的连续计数累积计数，所以要对每次锁存后立即清零，让计数器从零开始计数。对于数码管显示电路，可采用四位动态扫描显示电路。2.3各功能的组成功能主要分为：1） 产生系统基准时钟的石英晶体振荡器及多几分频电路此功能通过10倍率分频器将10MHz的基准时钟进行8次分频，再通过数据选择器实现时钟基准时间的选择。2） 量程切换控制单元（选择控制单元）通过开关、数据选择器来控制时钟基准时间和测量单位来达到切换量程的功能。3） 计数、锁存单元计数器（74160）、锁存器（74374）电路实现该功能。4） 控制信号（计数器清零、显示锁存等）产生单元采用单稳态触发电路，以时钟基准时间作为触发信号，来产生锁存、清零的触发信号，对计数器和锁存器进行控制。5） 调试信号的产生于选择通过分频器、开关控制数据选择器完成调试信号的选择功能。6）显示单元 将所锁存器中的存储的数据，经过数据选择器后，输入到4为动态显示译码器进行显示。2.4总体工作过程 晶体振荡器产生10MHz的基准时钟通过10倍率8次的分频器和可控分频器分别产生时基测量时间和调试信号；通过量程控制选择开关SW1、SW2选择量程（包括时基时间、小数点位置控制、测量单位控制）和测量选择控制输入调试信号或者是实际待测信号（试验中使用的是调试信号）；时基信号脉冲控制数字单稳态触发电路产生清零（CR）和锁存（LD）脉冲信号控制计数器的清零和锁存器的锁存；锁存器将数据通过和4为动态显示译码器译码显示，通过控制两个发光二极管来显示单位Hz和kHz。（二极管L1发光则单位为Hz；L2发光为KHz）。第三章、单元电路设计与分析3.1各单元电路的选择3.1.1计数器的器件选择：选用四个74160构造四个BCD码十进制计数器，并将这四个计数器串行级联构成一个模10000的计数器。（这里在进行串联进位的时候有讲究）3.1.2锁存器的器件选择：选用两片74374构造16位二进制码的锁存器。3.1.3四位动态扫描显示电路器件选择：7490、74153m、DIV8分频器、小数点控制选择器、7seg七段显示译码器（这两个器件为自己编写）3.1.4LED量程亮灯显示电路器件选择：与门、非门。3.1.5分频器的器件选择：10倍率分频器采用7490构成5421BCD码的十进制计数器组成10倍率分频器，再将8个10倍率分频器进行串行级联构成DIV8分频器。3.1.6数字单稳态触发电路器件选择：用三片D触发器构成一个单稳态触发电路，构成产生锁存（LD）和清零（CR）的单稳触发电路。3.1.7测试可控分频调试电路器件选择：DIV8分频器、74160、74153m四选一数据选择器。3.1.8选择控制端产生测频时基信号设计：DIV8分频器、74153m四选一数据选择器。3.2设计及工作原理分析3.2.1分频器：10倍率分频器采用7490构成5421BCD码的十进制计数器组成10倍率分频器，再将8个10倍率分频器进行串行级联构成DIV8分频器。如图所示：实际为10进制计数器。单个7490芯片构成的10倍分频器连接如下图所示：将每一片芯片的输出端接在下一片7490芯片的输入端，就构成了下一个10倍分频器的电路结构，每一片7490芯片都可以将通过上一片7490输出的信号再10分频，以此类推，就可以最终用8片7490将10MKHZ的频率分到最后的0.1HZ。最后将这8片7490合并成下面一片DIV8分频器。3.2.2选择控制端产生测频时基信号设计：组成选择控制端需要的原件为DIV8分频器、74153M数据选择器。 这个模块比较简单，它主要功能就是选用DIV8分频然后通过74153M数据选择器，在KEYA和KEYB两个开关的控制下选择合理的采样时间。最后在输出端将其输出。合并后模块对应器件为： 3.2.3测试可控分频调试电路器件选择：调试信号由DIV8分频器、74160、74153M四选一数据选择器组成。作为一种一致频率的信号，输入到频率测试器中进行检测。它的大体设计思路如下图所示：在本实验中我将量程化简为两个档位根据如图所示的电路进行连接。同理也是它主要功能就是选用DIV8分频然后通过74153M数据选择器，在KEYA和KEYB两个开关的控制下选择合适的频率。在这个模块里74160虽然是10进制计数器，但是它起到的是分频的作用。74160 由KEYC控制可以让DCBA置数端为0110或0010即经过74160的输出频率为原频率的四分之一或八分之一。合并后器件模块如图：3.2.4单稳态触发电路的设计：数字单稳态电路的作用是输入选择采样时间的信号，并将其经过波形整形后转化为控制计数器清零的CR信号和控制锁存器存取的LD信号。如下图所示：可以看到计数器清零信号是在技术锁存信号在高电平变成的低电平的瞬间完成的，于是我们用三片D触发器构成一个单稳态触发电路，构成产生锁存（LD）和清零（CR）的单稳触发电路如下图。如图所示：在M端输入脉冲信号，CP端输入脉冲控制信号，通过触发器后，Y端输出的信号为单稳态的暂态，是高电平，其脉冲宽度是CP脉冲的2倍。仿真图如下：从图中可看到，LD和CR 信号紧邻，且时间是CP的2倍，只要CP的频率足够大，那么误差就可以足够小，即让我们实际的采样时间与理论值相差足够小。进行器件合并后得到。3.2.5计数锁存显示模块：3.2.5.1十进制计数器的设计：用一片74160将使能端ENT、ENP端接高电平无效，将脉冲CP端接CLK端，将清零（CR）脉冲信号接到CLRN端，做清零控制，将置位端LDN接高电平使其无效。再将QD QC QB QA做4位输出，读数D3 C2 B1 A0即为8421BCD码。进位端RCO级联到下一片74160的使能端上。图为单片74160：4片74160串行级联效果图：在这里要注意到在这里RCO进位段接到下一片74160的时钟信号端时要接一个非门来保证这个进位从第一片74160的9跳变到0时进位为不是从8跳变到9时就进位。合并后的74160级联计数器器件如图：3.2.5.2锁存器的设计：采用两片74374保存我们计数器的测量值。按照课本上74374的功能表将其使能端EN接地，使其使能有效，CLK接锁存信号（LD），其数据端口与上述计数器的输出端口一一对应相接，如图所示3.2.5.3四位动态扫描显示电路设计：DIV8分频器、74153M、74161、7490和自己编写的7seg 小数点选择构成。原理分析：四位动态扫描显示电路采用开关控制数据的选择和扫描电路的扫描控制端，在扫描过程中，四个七段共阴极数码管依次显示数值，当扫描频率达到一定值时（实验中选用1KHz），其变化和速度超过人眼的辨别范围，即可以看到数据显示在数码管上了，在这里我用的是二五十计数器7490的QBQC端口。经过连接后的电路如下图：四个74153M连接到前面的锁存器的输出端口。再经过自编写模块如图：连接到数码管上，这样实际上每个显示译码器输出是D3C3B3A3、D2C2B2A2、D1C1B1A1、D0C0B0A0。这四组数中对应的一组。在小数点显示的选择上自己编写了一个模块，这样在开关 A B选择量程的同时也可以控制小数点的位数。将这一模块合并为最后将计数器、锁存器 、示起三部分一起合并成一个大的模块计数锁存显示模块。3.2.5.4LED显示电路：注意到只有SWA SWB两个开关均为0时单位为HZ 其他时间单位均为KHZ设计LED显示的电路如下：总电路如下：第四章、电路的组构与调试4.1遇到的主要问题、现象的记录及原因分析、解决措施及效果（1）一开始在对四位动态扫描电路的设计时，数码管显示异常，完全和我设计的按键不一样，分析后发现其数据端口与锁存器的数据端口连接错误。锁存器和计数器的端口一一对应，而计数器4片74160的输出我都弄混淆了导致了连接出错。（2）在连接完电路后我遇到的最大的问题同时也是最低级的问题是我的锁存器使用错误，在这个实验里本应该用的是74374锁存器，而我一开始以为74373和74374芯片的功能一样的，所以使用的74373芯片，将单稳电路输出的信号LD接到了74373的CP信号端。而74373的CP端本应该是接高电平时有效。这就导致了出错，在我的电路连接完后进行功能测试时显示的数字一开始当SWA SWB SWC三个开关都是0时显示的是005.0然后迅速变成了000.0后就不听响应了。后来我更换了74374芯片后就恢复正常。（3）LED灯不显示我的HZ KHZ的单位变换。 后来发现是ACOM端即Pin98要接高电平。（4）一开始我的小数点都是颠倒的，我以为是我编写的那个小数点模块的编码有问题，后来发现是因为我的两个开关SWA SWB在接入这个模块的时候接反了导致了中间两位小数点的显示颠倒。（5）在测试可控分频调试模块中，一开始我的输出不是接在进位端RCO上的而是接在QA上，导致这个器件不能输出正确的分频。后来经过询问燕老师解决了这个问题。（6）另外还发现在调试过程中，数码管的显示变化较慢，容易跳动，这可能是所选择的信号频率太低，导致采样时间过长，以至于测量时间长，所以体现在显示器上就是等待时间过长，数码变化慢、稳定的慢。4.2功能的测试方法、步骤、设备、记录的数据4.2.1测试方法：通过SWA SWB SWC进行控制显示SWA、SWB为调试信号的选频控制开关：（开关断开为“0”，闭合为“1”）SWBSWA所选调试信号频率111MHz10100kHz0110kHz001kHz开关SWC控制调试信号与测量信号的输入选择：（开关断开为“0”，闭合为“1”）SWC=“0”，输入调试信号，试验中为8分频的输出SWC=“1”，输入测试信号，试验中为4分频的输出4.2.2测试步骤：第一：将所做的电路下载到设备第二：先接通各个相应的控制开关以及晶体振荡器第三：通过SWC开关选择调试或者测量功能第四：接通信号源即可从数码管上读出所测信号的频率第五：就录数据，分析。4.2.3测试所需设备：此频率计是在实验室完成的，所需要的设备为LP2900（EP1C3T144C8型FPGA）、函数信号发生器（用于产生所需的测试信号）、PC机一台（装有Quartus软件）。4.2.4记录的数据：测频时用1KHZ分频（SWB、SWA=00），预置数DCBA00100110分频数84理论频率125.0HZ250.0HZ实测频率125.0HZ250.0HZ测频时用10KHZ分频（SWB、SWA=01）预置数DCBA00100110分频数84理论频率1.250KHZ2.500KHZ实测频率1.250KHZ2.500KHZ测频时用100KHZ分频（SWB、SWA=10）预置数DCBA00100110分频数84理论频率12.50KHZ25.00KHZ实测频率12.50KHZ25.00KHZ测频时用1MHZ分频（SWB、SWA=11）预置数DCBA00100110分频数84理论频率125.0KHZ250.0KHZ实测频率125.0KHZ250.0KHZ第五章、结束语5.1对设计题目的结论性意见及进一步改进的意向 感觉我们这一批的数电设计难度适中，让我们可以通过自己的学习和思考真正做出电路。总得来说老师讲的很细致，按照PPT上的步骤来一步一步的做能够做出来。5.2总结设计的收获与体会设计中，针对出现的现象，我在与同学讨论交流、查阅有关资料，以及燕老师对我问题的解答后，确定了错误原因并进行电路的改进。本次设计课程设计让我们在短时间内体验了从设计到组装到调试的过程。在这个过程中让我们有机会巩固课本上的知识并运用到实际的设计上，通过这次数电频率测试计的课程设计，我学会了很多以前掌握的不好的知识，也同时学习到的新的知识，比如新的芯片的用法。相比模电的课程设计，我觉得数电的课程设计更加注重思维的完整性和电路应有的逻辑性。在设计电路