毕业论文（设计）：基于锁相环路的高频信号源设计.doc

南 京 工 程 学 院毕业设计说明书(论文)作 者： 学 号： 院 系： 专 业： 电子信息工程 题 目： 基于锁相环路的高频信号源设计 摘要本文设计以以AT89S52为核心，它直接控制MC145152的A分频数，其串口工作在方式0，经过串、并转换后，控制MC145152的N分频数。键盘实现A加记数、A减记数、N加记数、N减记数、步进值和波段的控制；数码管实时显示频率和频率步进值；单片机直接控制继电器实现波段变化，并用二极管显示当前的频段范围。通过对该课题的研究，以高频信号源系统为研究目标，从问题的提出到工程方案的确定，从锁相环路的原理、应用和数学模型分析到利用锁相环路构建高频合成电路，软、硬件实现。关键词:锁相环；MC145152；AT89S52；AbstractThis article is designed to AT89S52 core, which directly control the MC145152 A score frequency, its serial port in mode 0, string, and convert, control the MC145152-N frequency .Keyboard count A plus, A minus count, N, and the count, N the number of write-down, step value and the band control; Digital tube real-time display of frequency and frequency step value ;single-chip direct control relays band change, and use diode display the current frequency range.Through the study of this subject, to the high frequency signal source system for the research objectives of the problem to the engineering program, from the phase-locked loop principle, application and mathematical model analysis to the use of phase-locked loop to build high-frequency synthesis circuits, software and hardware implemention.AlphaKeywords：phase-locked loop; MC1451522; AT89S52; 目录第一章 绪论11.1选题背景11.2毕业设计的目的和主要内容11.3信号源的简介21.4锁相环技术简介21.5毕业设计论文的主要章节安排4第二章 锁相环及频率合成技术52.1锁相环的结构及基本原理52.2锁相环路的各部件及其数学模型72.3频率合成技术9第三章 芯片的介绍113.1 AT89S52单片机113.2 芯片MC145152 MC12022 MC1648简介14第四章 系统电路设计184.1 系统总体设计184.2 单元电路设计184.2.1压控振荡电路设计184.2.2频率合成器的设计224.2.3环路滤波器274.2.4控制电路设计和频率计算28第五章 软件设计305.1 MC145152的控制和显示部分的程序设计305.2 74LS595的控制程序设计315.3 液晶显示驱动的程序设计31第六章 总结与展望33致谢34参考文献35附录一 总体电路图36附录二 程序37武汉理工大学高频电子线路课程设计第一章 绪论1.1选题背景 随着社会科学的电子技术及电力电子技术的发展，对于一些电路的分析所需的仪器种类越来越多，同时要求的精度也越来越高。技术的发展应是面向人性化、智能化、经济化为一体的发展目标。在现代电子学的各个领域，常常需要高精度且频率方便可调的信号源，信号源的使用普及程度也许仅次于万用表和示波器。频率越高、产生波形种类越多的发生器性能越好，但器件成本和技术要求页大大提高。在现代电子技术中，为了得到高精度的振荡频率，利用锁相环、倍频、分频等频率合成技术，可以获得多频率、高稳定的振荡信号输出。锁相技术起源于二十世纪30年代，提出无线电调幅信号的锁相同步检波技术；40年代电视技术得到发展；50年代空间技术的发展；60年代相继研究制出集成锁相环部件和单片机锁相环路；70年代由于半导体和集成电路技术的飞速发展，使锁相技术越来越广泛的应用于电子技术领域；80至90年代锁相环路理论与研究日益完善，应用范围遍及整个电子技术领域；近年来，锁相技术在通信、航天、测量、电视、原子能等领域，能够高性能地完成信号的提取，信号的跟踪与同步，模拟和数字通信的调制与解调、频率合成、滤波等功能，已经成为电子设备中常用的基本部件之一。通信及电子系统的飞速发展促使集成锁相环和数字锁相环突飞猛进，目前朝着集成化，数字化，多用化方向飞速发展。利用锁相环路构建高频合成电路，软、硬件也变得可以实现。其核心是基于锁相和频率合成技术。1.2毕业设计的目的和主要内容通过对设计的研究，熟悉高频信号源的设计的基本过程。锁相环是相位误差控制系统，它将设定的参考信号与输出信号之间的相位不断比较，利用两者的相位误差电压来调整输出信号的相位，直到输出信号与参考信号达到同频。高频信号源要求电子仪器能达到很高的输出频率，具有低相位误差、低杂散、易于集成等特点，能提供频率稳定度很高的输出信号，能很好的抑制寄生分量，避免大量使用滤波器，因而有利于集成化和小型化。该设计以高频信号源系统为研究目标，从问题的提出到工程方案的确定，从锁相环路的原理、应用和数学模型分析到利用锁相环路构建高频合成电路，软、硬件实现。1.3信号源的简介 信号源又称信号发生器或振荡器，它是指生产所需要的参数的电测试信号的仪器，在生产实践和科技领域中有着广泛的应用。在测试、研究或调整电子电路及设备时，为测定电路的一些电参量，如测量频率响应、噪声系数，为电压表定度等，都要求提供符合所定技术条件的电信号，以模拟在实际工作中使用的待测设备的激励信号。当要求进行系统的稳态特性测量时，需使用振幅、频率已知的正弦信号源。当测试系统的瞬态特性时，又需使用前沿时间、脉冲宽度和重复周期已知的矩形脉冲源。并且要求信号源输出信号的参数，如频率、波形、输出电压或功率等，能在一定范围内进行精确调整，有很好的稳定性，有输出指示。 信号源可以根据输出波形的不同，划分为正弦波信号发生器、矩形脉冲信号发生器、函数信号发生器和随机信号发生器等四大类。正弦信号是使用最广泛的测试信号。这是因为产生正弦信号的方法比较简单，而且用正弦信号测量比较方便。其中函数信号发生器在电路实验和设备检测中具有十分广泛的用途。例如在通信、广播、电视系统中，都都需要高频发射，这里的高频波就是载波，把音频（低频）、视频信号或脉冲信号运载出去，就需要能够产生高频的信号源。在工业、农业、生物医学等领域内，如高频感应加热、熔炼、淬火、超声诊断、核磁共振成像等，都需要功率或大或小、频率或高或低的信号源。1.4锁相环技术简介锁相环是一种利用反馈控制原理实现的频率及相位的同步技术，其作用是将电路输出的时钟与其外部的参考时钟保持同步。当参考时钟的频率或相位发生改变时，锁相环会检测到这种变化，并且通过其内部的反馈系统来调节输出频率，直到两者重新同步，这种同步又称为“锁相”。锁相环包括鉴相器（PD)、环路滤波器（LF）和压控振荡器（VCO）。鉴相器是相位比较装置，它把输出信号和参考信号的相位进行比较，产生对应于两信号相位差的误差电压。而其原理是使输出电压与两个输入信号之间的相位差有确定关系的电路。环路滤波器的作用是滤除误差电压中的高频成分和噪声，以保证环路所要求的性能，增加系统的稳定性。它的作用是在鉴相器的输出端衰减高频误差分量，以提高抗干扰性能；在环路跳出锁定状态时，提高环路以短期存储，并迅速恢复信号。压控振荡器是用以产生调频信号，在自动频率控制环路和锁相环环路中，输入控制电压是误差信号电压，压控振荡器是环路中的一个受控部件。大致有如下框图：压控振荡器VCO环路滤波器LF鉴相器PD U1 Ud Uc u2图1-1 基本锁相环结构框图锁相环具有载波跟踪特性：无论输入锁相环路的信号是己调制或未调制的，只要信号包含着载波频率成分，就可将锁相环路设计成一个窄带跟踪滤波器，跟踪输入信号载波成分的频率与相位变化，环路输出信号就是需要提取(或复制)的载波信号，这种特性称为环路的载波跟踪特性。载波跟踪特性包含着三重含义:一是窄带，窄带可以有效地滤除噪声与干扰，而环路主要是利用环路滤波器的低通特性来实现高频窄通带的，这比之制作普通的窄带滤波器要容易得多。在高载频上，用锁相环路可将通带做到1Hz或几Hz那样窄，这是普通滤波器难以实现的。二是跟踪，跟踪载波频率的飘移变化，可保证窄带的实现。普通的带通滤波器无法跟踪，因此它的通频带宽度必须计及频率漂移范围。三是可将弱载波频率成份放大为强信号输出。由于环路输出的是压控振荡器的信号，它是弱载波成分的频率与相位的真实复制品，其强度比输入载波成分要大得多。载波跟踪特性在空间应用、通信与微弱信号接收技术中有着重要与广泛的应用。正是因为它的窄带特性，可以做成窄带跟踪滤波器。从输入的已调信号中提取基准的载波信号，实现相干性。因此在相干通信中得到广泛应用。本段介绍下锁相环的优点，锁相环可以实现理想的频率控制，这是由于环路锁定时，环路输出无剩余稳态频差存在所致。锁相环的门限性能好，锁相环用做调频信号解调器时，其门限性能要比普通鉴相器要改善5db左右。锁相环易于集成化与数字化，组成环路的基本部件易于采用模拟集成电路，环路实现数字化后，更易于采用数字集成电路。锁相环的集成化、数字化为减小体积、降低成本、提高可靠性实现多用途提供了有利条件。1.5毕业设计论文的主要章节安排首先就设计的研究背景意义做出说明。第一章介绍设计的背景意义和主要内容。第二章主要介绍了设计个部分的基本知识及原理。第三章介绍了硬件电路的各个部分原理。然后介绍了系统软件设计。最后给出结论并对课题未来的发展做出了展望。第二章 锁相环及频率合成技术2.1锁相环的结构及基本原理图2-1 锁相环的基本框图【2】图（2-1）是锁相环的基本方框图，它主要由电压控制振荡器,鉴相器，低通滤波器和晶体振荡器所组成。当压控振的频率由于某种原因而发生变化时，必然相应的产生相位变化。这个相位变化在鉴相器中与参考晶体振荡器的稳定相位（对应于频率）相比较，使鉴相器输出一个与相位误差成比例的误差电压，经过低通滤波器，取出其中缓慢变动的直流分量用来控制压控振荡器中的压控组件数值（通常是改变变容二极管的电容量）而这压控组件又是VCO振荡回路的组成部分，结果压控组件电容量的变化将VCO的输出频率又拉回到稳定值上。这样，VCO的输出频率稳定度即由参考晶体振荡器决定，这时我们称环路处于锁定状态。瞬时频率与瞬时相位的关系是： （2-1） （2-2）式中，为初始相位。由上面的讨论已知，加到鉴相器的两个振荡信号的频率差为：此时的顺势相位差为：可分成两种情况来讨论：1） 若，则，由式（2）得： （2-3）由此可知，当两个振荡器频率相等式，他们的顺势相位差是个常数。若，则由公式（1）得： 亦即 （2-4）由此可知，当两个振荡信号的瞬时相位差为一个常数时，二者频率定然相等。从以上的简单分析可以得到关于锁相环的重要概念：当两个振荡信号频率相等时，则它们之间的相位差保持不变;反之，若两个振荡信号的相位差是个恒定值，则它们的频率必然相等。根据上面概念可知，锁相环路在锁定后，两个信号频率相等，但二者之间存在着恒定的相位差（稳态相位差）。稳态相位差经过鉴相器转变为直流误差，通过低通滤波器去控制VCO，使与同步。在闭环的条件下，如果由于某种原因使VCO的角频率发生变化，设变动量为，那么，由式(2-2)可知，这两个信号之间的相位差不再是恒定值，鉴相器输出的电压也就跟着发生改变。这个变化的电压使VCO的频率不断改变，直到为止。这就是锁相环的基本原理。下面再通过矢量图进一步分析锁相环的原理如图2-2图2-2 锁相环路的跟踪原理图【4】锁相环是以消除频率误差为目的的反馈控制电路，利用相位误差电压信号实现无频差的频率跟踪目的(如图2-2所示)，是一个实现相位自动锁定的控制系统。设旋转矢量和分别表示鉴相器的输入参考信号和压控振荡器输出信，它们的瞬时角速度和瞬时角位移分别为，和，.显然只有当两个旋转矢量以相同角速度()旋转时,它们之间的相位差才能保持恒定值。鉴相器将此恒定相位差变换成对应的直流电压，去控制VCO的振荡角频率，使其稳定地振荡在与输入参考信号相同的角频率上。这种情况称之为锁定反之,两者角频率不相等，相位差不恒定，则称为失锁.若某种因素使偏离了，比如说，则比旋转得慢一些,瞬时相位差将随时间增大,则鉴相器产生的误差电压也相应变化.该误差电压通过环路滤波器(实际上是一个低通滤波器）后，作为控制电压调整VCO的振荡角频率，使其增大，因而瞬时相位差也将减小。经过不断地循环反馈，矢量的旋转角速度逐渐加快，直到与旋转角度相同,重新实现，这时环路再次锁定，瞬时相位差为恒值，鉴相器输出恒定的误差电压【7】。2.2锁相环路的各部件及其数学模型锁相环原理图如下：图2-3 锁相环原理图锁相环中的鉴相器又称为相位比较器，它是用来鉴别输入信号与输出信号之间的相位差，并输出误差电压。中的噪声和干扰成分被低通性质的环路滤波器滤除 ，形成压控振荡器（）的控制电压。作用于压控振荡器的结果是把它的输出振荡频率拉向环路输入信号频率，当二者相等时，环路被锁定，称为入锁。维持锁定的直流控制电压由鉴相器提供，因此鉴相器的两个输入信号间留有一定的相位差。用相位比较器对两个输入信号（即和）的相位进行比较。一般情况下，输出电压和两个输入信号相位差的关系为：=。可以看出，当环路锁定时，输出电压是一直流电压，并比例于这两个输入信号的相位差。鉴相器的输出电压与两个输入信号的相位误差有着对应关系，可以说一个理想的模拟相乘器可以看作是鉴相器，因为在它的两个输入4分别加上正弦输入信号与压控振荡器的正弦输出，则它的输出电压与它的两个输入信号相位差存在以下关系：=。具有相乘特性的器件很多，这里只给出乘法器作为鉴相器的一个通用数学模型，供分析环路使用【9】。在通信设备中，频率合成器无论是用作发射机的激励信号源，或者接收机的本地振荡信号源，还是单独作为无线电测量设备中的标准信号发生器时，都应保证很低的相位噪声，否则通信质量就无从谈起。因此必须根据指标要求选择高性能的频率合成器芯片和低噪声的以及设计滤波特性良好的环路滤波器。环路滤波器的作用是抑制鉴相器输出电压中的载频分量和高频噪声，降低由控制电压的不纯而引起的寄生输出。由于各种杂散干扰信号在环路中所影响的位置不同，因此所表现的噪声特性也有所不同，这样在设计环路滤波器时就需要具体分析干扰来源，合理选择滤波器参数，以获得最佳的滤波性能。用环路滤波器滤除相位比较器输出误差电压中的高频成分，起滤波平滑作用，并保证环路稳定，改善环路跟踪性能和噪声性能。环路滤波器是锁相环正常工作中不可忽视的部分，它的时间常数限制了系统跟踪输入信号频率变化的速度，同时也限制了捕捉范围。另外，环路滤波器还能帮助防止噪声电压干扰环路的正常工作，这是由于存储在环路滤波器上的电容能帮助很快重新捕获因噪声尖峰或其他瞬态效应而丢失的信号。因而，在构成锁相环电路时，低通滤波器的取值既要考虑到响应输入信号的中心频率，同时又要照顾到它的最高频率和最低频率。这样，锁相环才能工作在最佳状态。环路滤波器通常由RC元件和运算放大器组成。由于环路滤波器是一个线性电路，所以可用传递函数或传输算子进行分析。环路滤波器的传递函数为=/式中是输入电压的拉氏变换；是输出电压的拉氏变换用压控振荡器把控制电压转换为相位，起振频率受环路滤波器输出电压的大小控制，相位随输入信号相位变化而变化，并保持环路相位跟踪。压控振荡器是频率受控制电压控制的振荡器，它是一种电压频率变换器。不论以何种振荡电路和何种控制方式构成的振荡器，它的特性总可以用瞬时频率与控制电压之间的关系曲线来表示。如图(2-4)：图2-4 瞬时频率与控制电压之间的关系曲线由图可以看出，当不加控制电压（即=0），振荡器振荡在固有频率上。此曲线以为中心，应在较大的范围内与成线性关系。在此线性范围内，特性曲线可用下列方程表示：=+其中，是特性曲线的斜率，它表示在单位控制电压作用下压控振荡器频率变化的大小。因此又称为压控振荡器的控制灵敏度或增益系数。把输出相位与控制电压之间的关系写成算子形式，即=/【10】2.3频率合成技术频率合成技术是一种将高稳定度和准确度的标准频率经过加、减、乘、除运算，产生与标准频率具有同一稳定度和准确度的大量离散频率输出技术。其设备是频率合成器，它是利用一个或多个标准信号，通过各种技术途径产生大量离散频率信号的设备。它的主要技术指标有：频率范围、频率分辨力、频率转换时间、噪声等。而频率范围是指频率合成器最低输出频率和最高输出频率之间的变化范围。频率点之间能够分辨的最小的间隔。此频率范围内的所有离散频率点均能正常工作，且均能满足其他性能指标；频率分辨力是频率合成器在指定的频率范围内产生大量的离散频率，其频率分辨力是指两个相邻点之间能够分辨的最小的间隔。不同用途的频率合成器对频率分辨力的要求相差很大，如用在通信机内的频率合成器其频率分辨力为25kHz、125kHz等，而用在频率合成信号源中的频率合成器其分辨力为1Hz或更低；频率转换时间是指频率合成器从某一个频率转换到另外一个频率并达到稳定所需要的时间。直接频率合成器的转换时间取决于开关时间，日前开关时间可达到纳秒级，所以直接频率合成器的频率转换时间也可达到纳秒级。间接频率合成器的频率转换时问取决于锁相环路的锁定时间。若在锁相环路中有人工或自动频率搜索装置，则搜索时间也包含在内。目前问接频率合成器的频率转换时间可达到毫秒级或者更快一些。直接数字频率合成器的频率转换时间取决于数字电路的速度，一般可以达到几个时钟的周期。第三章 芯片的介绍3.1 AT89S52单片机本系统选用的核心处理器是AT89S52单片机，它是一个低功耗，高性能CMOS 8位单片机，片内含8k Bytes ISP(In-system programmable)的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容标准MCS-51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISP Flash存储单元，功能强大的微型计算机的AT89S52可为许多嵌入式控制应用系统提供高性价比的解决方案。AT89S52具有如下特点：40个引脚，8k Bytes Flash片内程序存储器，256 bytes的随机存取数据存储器（RAM），32个外部双向输入/输出（I/O）口，5个中断优先级2层中断嵌套中断，2个16位可编程定时计数器,2个全双工串行通信口，看门狗（WDT）电路，片内时钟振荡器。此外，AT89S52设计和配置了振荡频率可为0Hz并可通过软件设置省电模式。空闲模式下，CPU暂停工作，而RAM定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有PDIP、TQFP和PLCC等三种封装形式，以适应不同产品的需求。图3-1 52单片机管脚图52单片机兼容MCS-51指令系统 ，有8k可反复擦写(1000次）ISP Flash ROM和256x8bit内部RAM。32个双向I/O口支持4.5-5.5V工作电压，3个16位可编程定时/计数器可工作在时钟频率0-33MH。并且支持全双工UART串行中断口线；有2个外部 中断源；低功耗空闲和省电模式；中断唤醒省电模式；3级加密位；看门狗（WDT）电路；软件设置空闲和省电功能；灵活的ISP字节和分页编程；双数据寄存器指针。本次系统设计，运用了52单片机的各个I/O口和2个定时器，但是对于其他的一些功能应用，比如全双工UART串行中断口线、灵活的ISP字节和分页编程之类仍未涉及到，以后将会有更好的运用的。P0 口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。 当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下，P0具有内部上拉电阻。 在 flash编程时，P0口也用来接收指令字节；在程序校验时，输出指令字节。程序校验时，需要外部上拉电阻。 本次系统中，52单片机的P0口是作为液晶显示器8位的数据传输口使用的，把需要的数字信号并行传输给液晶显示器。P1 口：P1 口是一个具有内部上拉电阻的 8 位双向 I/O 口，p1 输出缓冲器能驱动 4 个TTL 逻辑电平。对 P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（I ）。 IL此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2的触发输入（P1.1/T2EX），具体如下表所示。 在flash编程和校验时，P1口接收低8位地址字节。 其中P1口还有第二功能，其功能如表3-1所列。表3-1 P1口第二功能引脚号第二功能P1.0T2（定时器/计数器T2的外部计数输入），时钟输出P1.1T2EX（定时器/计数器T2的捕捉/重载触发信号和方向控制）P1.5MOSI（在系统编程用）P1.6MISO（在系统编程用）P1.7SCK（在系统编程用）本系统中，P1口的作用主要是DAC0832的数据传输口，还应用到了其第二功能的定时器，作为DAC0832的频率调节。但是在下载程序是，其P15、P16、P17口则是作为程序下载口使用的。P2 口：P2 口是一个具有内部上拉电阻的 8 位双向 I/O 口，P2 输出缓冲器能驱动 4 个TTL 逻辑电平。对 P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL ）。在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX DPTR）时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送 1。在使用8位地址（如MOVX RI）访问外部数据存储器时，P2口输出P2锁存器的内容。 在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。 本系统中，P2口的主要作用是一部分作为液晶显示器的控制口，另一部分是键盘的输入口。P3 口：P3 口是一个具有内部上拉电阻的 8 位双向 I/O 口，p2 输出缓冲器能驱动 4 个TTL 逻辑电平。对 P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（I IL）。P3口亦作为AT89S52特殊功能（第二功能）使用，如下表所示。 在flash编程和校验时，P3口也接收一些控制信号。P3口除了普通I/O口功能外，也有其第二功能，其功能如表3-2所列。表3-2 P3口第二功能引脚号第二功能P3.0RXD（串行输入）P3.1TXD（串行输出）P3.2INT0(外部中断 0)P3.3INT0(外部中断 0)P3.4 T0（定时器0外部输入）P3.5T1（定时器1外部输入）P3.6WR(外部数据存储器写选通)P3.7RD(外部数据存储器写选通)本系统中，P3口的主要作用为DAC0832的数据传输口以及控制LED作为指示灯，其也用到了P3.4、P3.5的第二功能。RST: 复位输入。晶振工作时，RST脚持续2 个机器周期高电平将使单片机复位。看门狗计时完成后，RST 脚输出 96 个晶振周期的高电平。特殊寄存器 AUXR(地址 8EH)上的DISRTO位可以使此功能无效。DISRTO默认状态下，复位高电平有效。 ALE/PROG：地址锁存控制信号（ALE）是访问外部程序存储器时，锁存低 8 位地址的输出脉冲。在flash编程时，此引脚（PROG）也用作编程输入脉冲。 在一般情况下，ALE 以晶振六分之一的固定频率输出脉冲，可作为外部定时器或时钟使用。然而，特别强调，在每次访问外部数据存储器时，ALE脉冲将会跳过。 如果需要，通过将地址为8EH的SFR的第0位置 “1”，ALE操作将无效。这一位置“1”，ALE仅在执行 MOVX 或MOVC指令时有效。否则，ALE将被微弱拉高。这个 ALE使能标志位（地址为8EH的SFR的第0位）的设置对微控制器处于外部执行模式下无效。 PSEN: 外部程序存储器选通信号（PSEN）是外部程序存储器选通信号。 当 AT89S52从外部程序存储器执行外部代码时，PSEN在每个机器周期被激活两次，而在访问外部数据存储器时，PSEN将不被激活。 EA/VPP:访问外部程序存储器控制信号。为使能从0000H 到FFFFH的外部程序存储器读取指令，EA必须接GND。 为了执行内部程序指令，EA应该接VCC 。在flash编程期间，EA也接收12伏V PP 电压。 XTAL1:振荡器反相放大器和内部时钟发生电路的输入端。 XTAL2:振荡器反相放大器的输出端。 3.2 芯片MC145152 MC12022 MC1648简介MC145152是MO TOROLA 公司生产的大规模集成电路,它是一块采用半行码输入方式置定、由14 根并行输入数据编程的双模CMOS - L SI 锁相环频率合成器,其内部组成框图如图1 示。该芯片内含参考频率振荡器、可供用户选择的参考分频器(12 8ROM 参考译码器和12bit R 计数器) 、双端输出的鉴相器、控制逻辑、10 位可编程的10bit N 计数器、6 可编程的6bit A 计数器和锁定检测等部分。其中,10bit N 计数器、6bit A 计数器、模拟控制逻辑和外接双模前置分频器组成吞脉冲程序分频器, 吞脉冲程序分频器的总分频比为: D =VN + A 。 管脚排列及功能如下图3-2 图3-2 MC145152 的管脚排列采用28 脚DIP 封装,各管脚功能如下:引脚4、5、6 (RA0 、RA1 、RA2 ) 为参考地址码输入端, 用于选择参考分频器的分频比。通过12 8ROM 参考译码器和12bit R 计数器进行编程。分频比有8 种选择, 其参考地址码与分频比的关系见表1 所列引脚26、27 (OSCIN 、OSCOU T ) 为参考振荡端,当两引脚接上一个并联谐振晶体时, 便组成一个参考频率振荡器。但在OSCIN 到地和OSCOU T 到地之间一般应接上频率置定电容(一般为15p F 左右) 。OSCIN也可作为外部参考信号的输入端。引脚1 (VCO) 为输入信号端,将输入信号交流耦合到本引脚,其输入信号频率应小于30MHz 。引脚10、2125 (A5A0 ) 为6bit A 计数器的分频端。其预置数决定了V/ (V + 1) 双模前置分频器的V/ (V + 1) 的次数。引脚1120 (N9N0 ) 为10bit N 计数器的分频端。引脚7、8 ( V 、 f r 或f v 的相位超前f r ,则v 变为低电平而r 仍为高;如果f v f r 或者f v 的相位滞后f r ,则r 跳为低电平而v 保持高;如果f v = f r 并f v 与f r 同相,则v 和r 保持高电平,仅在一个很短的时间内二者同时为低电平。引脚9 (MC) 为模式控制端,输出的模式控制信号加到双模分频器即可实现模式变换。在一个计数周期开始时,“MC”处于低电平,一直到A 下行计满它的编程值为止, 然后,“MC”跳为高电平, 并一直维持到N 计数器下行计满编程的剩余值(N -A) 。N 计数器计满量后,“MC”复位为低,两个计数器重新预置到各自的编程值上,再重复述过程。引脚28 (LD) 为锁定检测端, 用于锁定输出信号。当环路锁定时(即v 与r 同频同相) ,该信号为高电平;当环路失锁时,LD 为低电平。MC12022：随着通信事业的发展, 有线通信和无线移动通信在社会各界得到了广泛应用, 特别是移动通讯,由于不受地域环境条件的限制,随时随地均可自由通讯, 因而得以迅速发展。近来,在移动通信系统中,广泛使用锁相环(PLL )和双模预置分频器来对调谐电路的高频信号进行合成和控制。在锁相环中, 通常采用吞除脉冲的PLL 技术, 其中, 双模预置分频器是吞除脉冲PLL 的关键组成部分。为了降低整机功耗,减小体积,实现小型化, 要求双模预置分频器能够在低功耗下超高速工作, 这就导致了近年来人们对低功耗的超高速双模预置分频器的研究。本文介绍了Motorola 公司研制的MC12022 低功耗双模预置分频器。MC12022 电路具有64/ 65、128/ 129四种分频功能,在- 5585 温度范围内,最高工作频率大于1100MHz , 工作电流小于10mA 。电路在5. 0V 电源电压下工作,输出为ECL 电平。MC12022 电路具有分频功能多工作频率高,功耗低,温度性能好等特点,可广泛用于通讯、仪器仪表、雷达、导航等领域。MC12022 的特点是功耗低(工作电流的典型值为715mA ) ;温度范围宽(- 5585 ) ;分频功能多(64/ 65 , 128/ 129 ) ;使用方便,应用电路的外围元件少;工作频率高(典型值1600MHz )。管脚排列如图3-3:图3-3 MC12022引脚排列图MC12022 低功耗双模预置分频器电路具有64/ 65、128/ 129 四种分频功能,由八级ECL D 型主从触发器构成。前三级触发器为同步时钟输入控制, 在模数控制端MC 的控制下实现4/ 5 功能, 第四级和第五级触发器、第六级和第七级触发器分别实MC12022 低功耗双模预置分频器。MC1648芯片管脚图如3-4,主要功能详见第四章的4.2.1节。图3-4 MC1648管脚图第四章 系统电路设计4.1 系统总体设计本次设计采用变模锁相频率合成技术产生所需要的频率信号，利用单片机最小系统实现输出频率的控制，系统框图如图4-1所示。由MC145152、MC1648、MC12022系列集成电路芯片组成数字锁相频率合成器，通过LM358来构成PLL电路中的环路滤波器，通过单片机AT89S52控制分频数，同时通过液晶显示器向用户反馈信息。实现可控可调的功能【1】。图4-1 高频信号源系统框图4.2 单元电路设计4.2.1压控振荡电路设计图4-2为MC1648引脚图。图4-2 MC1648的引脚图压控振荡器是频率合成电路的关键部分，能实现压控振荡功能的电路有很多，常用的有分立器件构成的振荡器和集成压控振荡器，如串联谐振电容三点式电路、压控晶体振荡器、积分施密特电路、射极耦合多谐振荡器、变容二极管调谐LC振荡器和数字门电路等几种。从电路结构、稳定性、频率上限、调试难易程度、构建系统的费用等方面比较，LC负阻型压控振荡器有明显优势。本设计采用Motorola公司生产的MC1648 LC负阻型压控振荡器MC164。MC1648的工作电源为5V，输出频率最高可达225MHz，输出频谱纯度高。采用双管背对背连接变容管和电感组成的并联LC谐振槽路，振荡频率将受变容二极管的偏置电压控制。图4-3 压控振荡器图4-3为压控振荡器的图。由图中可以发现，两个变容二极管是背靠背连接的，这样做的特点是：对于直流和调制信号而言，它们相当于并联，所处的偏置点和受调制状态一样；而对于高频信号而言，它们相当于串联，使得每个变容二极管两端的电压幅度下降了，这就减弱了高频电压的作用， 起到了调控的作用。变容二极管是同极性端对接的，这中连接可以使得它们对于高频电压的相位刚好相反，防止高频电压幅度过大时，变容二极管导通对谐振回路的影响。在单个变容二极管电路中，如果出现这种现象将导致回路Q值大大下降，此外，还会削弱高频振荡电压的谐振成分。由于变容二极管是非线性器件，高频信号的输入必然会产生谐波分量，这可能会产生交叉调制干扰。对接之后，两二极管的高频信号反相，可抵消部分谐波成分。集成压控振荡器芯片MC1648，其工作电压5V，工作频率1.0MHz150MHz，其槽路由变容二极管和电感并联组成，通过改变变容二极管的反偏电压来改变振荡频率。在变容二极管的偏置电压相同的情况下，MC1648的输出频率可由下式计算： （41）变容二级管采用的事Motorola公司生产的MV2109，查阅相关资料手册可以得到它的特性曲线如图4.4所示。图4-4 变容二极管特性曲线【5】由上图中的MV2109的电压电容曲线，可根据式（41）算出电路元件的参数值，如下所示：C max38pF，f o68MHz，得L=0.15H C max29pF，f o88MHz，得L=0.13H因而理论上取L=0.13H即可满足要求。MC1648内部电路就含有放大电路和自动增益控制电路，因此它可以稳定输出频率的幅度。使用该电路可以使用比较少的外围器件，并且调试也很方便。其内部电路如图4-5所示。图4-5 MC1648内部电路图MC1648的第10脚输出一个约1.5V的稳定电压，可作为变容二极管的一个偏压。谐振槽路从10脚和12脚接入，与内部的Q7，Q4，Q5，D1，Q8组成一个移相720的正反馈正弦振荡电路，Q6的基极连接Q7的集电极，也形成正反馈。另外，MC1648内部有放大电路和自动增益控制电路（D1，Q8，Q6，Q7），可以稳定输出频率的幅度，输出信号经AGC电路采样后从5脚接入。当振荡幅度增大时，Q8的基极电压增大，集电极电流增大，Q7的Ube减小从而放大倍数减小，输出幅度将减小；反之，如果振荡幅度减小，则恒流源Q8的电流减小，Q6、Q7的放大倍数将增大，输出幅度也因此增大。Q3，Q2和射极跟随器Q1为输出缓冲级，有隔离作用，可减小负载对振荡器工作状态的影响。由变容二极管的特性曲线可以知道，其电容量是其偏压的函数，并且在一定范围内近似线性，因此该槽路还可作调频调制用，即将调制信号叠加到变容二极管的偏置端上，调制信号的变化必然引起变容二极管容量的变化，从而必将引起振荡频率的变化，即其也可以实现调频。由MC1648组成的压控振荡器如下图所示。图4-6 压控振荡器电路图4.2.2频率合成器的设计频率合成器的设计采用MC145152和MC12022预置双模分频器集成芯片。这两种芯片均是Motorola公司的产品。MC145152内部由三部分组成：一是有放大器、12bitR计数器和参考译码器组成的产生参考频率fr电路；二是由6bitA计数器、10bitN计数器和控制逻辑组成的吞脉冲式计数器；三是鉴相器。由MC145152、MC12022组成的频率合成系统如下图所示。图4-7 频率合成系统电路实现锁相环分频电路的系统框图如图4-8所示。锁相环路主要由晶振、参考分频器、压控振荡器、鉴频/鉴相器、低通滤波器、可编程分频器组成。它是应用数字逻辑电路将压控振荡器频率一次或多次降低至鉴相器频率上，再同参考频率通过鉴相电路并进行比较，通过低通滤波器取出鉴相器输出的误差信号来控制压控振荡器的频率，使之锁定在参考频率的稳定度上。由于在电路中采用了大规模集成电路芯片MC145152，因此框图中的晶振、参考分频器、鉴频鉴相器、可编程分频器都集成在一个芯片中，不需要再单独设计，这可以减少外围的电路器件。同时利用单片机来控制MC145152，确定分频系数A、N和发射频率的对应关系。图4-8 锁相环系统框图锁相环频率合成器是以大规模集成PLL芯片MC145152为核心设计的。MC145152是MOTOROLA公司生产的大规模集成电路，它是一块采用并行码输入方式置定、由14根并行输入数据编程的双模CMOSLSI锁相环频率合成器。图4-9为其内部组成框图。MC145152内含参考频率振荡器、可供用户选择的参考分频器(128 ROM参考译码器和12bitR计数器)、双端输出的鉴相器、控制逻辑、10位可编程的10bitN计数器、6位可编程的6bitA计数器和锁定检测等部分。其中，10bitN计数器、6bitA计数器、模拟控制逻辑和外接双模前置分频器组成吞脉冲程序分频器【6】。整个过程中输入的脉冲数共有QA（P1）+(N-A)P=PN+A，即吞脉冲程序分频器的总分频比为：D=PN+A。（A的范围063，N的范围01023）。由此可以计算出频率和A、N值的对应关系，利用单片机控制器改变其值，便可达到改变输出频率的目的。图4-9 MC145152内部结构图参考分频器是为了得到所需的频率间隔而设定的。频率合成器的输出频谱是不连续的，两个相邻频率之间的最小间隔就是频率间隔。在MC145152中，外部稳定参考源由OSCin输入，经12位分频将输入频率R，然后送入FD/PD中。R值由RA0、RA1、RA2设定，将RA0、RA1、RA2分别置不同的高低电平可得到不同的R值，具体数值如下图所示。例如，当RA0RA1RA2101时，R1024，即对晶振产生的频率进行1024分频。 图4-10 MC145152参考分频器分频系数选择表MC145152内部存在着鉴相器，鉴相器起到了模拟乘法器的作用。鉴相器将参考分频器出来的很稳定的步长信号和压控振荡器产生的频率经可编程分频之后得到的不稳定的频率信号进行比较，输出为两者之间的相位差，这个差值就可以作为压控振荡器的控制电压。中间需加一个低通滤波器将相位差值中的高频分量滤掉。由于发射机的频率高达几十MHz以上，而 MC145152工作频率只有十几MHz,因此直接用MC145152无法对其分频，必须先用高速分频器对这么高的频率进行预分频，把频率降低，然后由MC145152继续分频，得到一个参考频率相等的频率，并进行鉴相。为使分频系数连续可调，可编程分频电路采用的是吞咽脉冲计数法，如图4-11所示。它由ECL（非饱和型逻辑电路）的高速分频器MC12022及MC145152内部的A减法计数器，N减法计数器构成。 (a)P/P+1前置分频器方框图 (b)吞咽脉冲计数示意图图4-11 吞咽式脉冲计数原理图MC12022有四种分频系数，如图4-10所示。但为了运算简洁我们只取64/65分频。M为其控制端（从MC145152的9脚输出，输入MC12022的6脚）。M为高电平时，MC12022以P64为分频系数，M为低电平时则以P65为分频系数。N 和A是可预置数的减法计数器，由并行输入口分别预置6位的A值和10位的N值。PD为数字鉴相器。fo为压控振的输出频率（即发射频率）。(a)MC12022管脚分配 (b)MC12022分频功能图4-12 MC12022管脚分配及分频功能吞咽脉冲计数器开始计数时，M的初值为0，A和N两个计数器被置入预置数并同时计数，当计到A（P+1）个输入脉冲（fo）时，A计数器计完A个预置数，M变为1；此时A计数器被控制信号关闭，停止计数；而N计数器中还有NA个数，它继续计（NA）P个输入脉冲后，输出一个脉冲到鉴相器PD。此时一个工作周期结束，和N值被重新写入两个减法计数器，M又变为1，接着重复以上过程。整个过程中输入的脉冲数共有QA（P1）+(N-A)P=PN+A，也就是说，该吞咽脉冲计数器的总分频系数为PN+A。可见，采用吞咽脉冲计数方式，只要适当选取N值与A值，就能得到任意的分频比。为实现锁相，必须有fo/（ PN+A）= fr。反过来，由于fofr（PN+A），改变N和A的值，也能改变fo，这就是输出频率数字化控制的原理【8】。A计数器为8位，因此A值最大为63，MC12022的P值为64。如果参考频率fr10kHz，则输出频率fo（PNA）fr（64NA）10kHz。例如，要使发射频率为78MHz：先令A0， 则N(fo/ fr-A）/P=（78106/10103）/64=121.875，取N 1211111001B，进而A(f