毕业设计（论文）-四路抢答器设计.doc

广西农业职业技术学院毕业论文摘 要随着电子技术的发展，它在各个领域的应用也越来越广泛。人们对它的认识也逐步加深。人们也利用了电子技术以及相关的知识解决了一些实际问题。如：智能抢答器的设计与制作。抢答器是竞赛问题中一种常用的必备装置，从原理上讲，它是一种典型的数字电路。数字抢答器由主体电路与扩展电路组成。优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出；主持人按开始按钮示意开始，以上两部分组成主体电路。通过定时电路实现计时功能，构成扩展电路。经过布线、焊接、调试等工作后数字抢答器成形。在抢答电路中利用一个优先编码器译出最先抢到答题权的选手的编号并经led显示器显示出来，同时还要封锁电路以防其他选手再抢答。当选手答题完成后，主持人将系统恢复至零。关键词：抢答；计时；锁存1 前言随着科学技术的发展和普及 ,各种各样的竞赛越来越多，其中抢答器的作用也就显而易见。目前很多抢答器基本上采用小规模数字集成电路设计，使用起来不够理想。现在单片机已进入各个领，以其功耗小、智能化而著称，所以若利用单片机来设计抢答器，便使以上问题得以解决。针对以上情况，本文设计出以74ls192单片机为核心的四路抢答器。它能根据不同的抢答输入信号，经过单片机的控制处理并产生不同的与输入信号相对应的输出信号，最后通过led数码管显示相应的路数，即使两组的抢答时间相差几微秒，也可分辨出是哪组优先按下的按键。2 智能抢答器功能介绍2.1 设计功能要求主持人有开始键和复位键，按下开始键后才能开始抢答，否则犯规。用数码管显示，正常抢答后，显示抢到的队号，如果有人犯规发出短暂的警报。如果规定时间内没有抢答，则说明该题超时作废，用0闪烁表示。复位键用于恢复犯规或超时状态。通过这次课程设计，灵活运用模拟电子技术和数字电子技术、单片机与可编程控制器应用技术理论知识，在实践中实现巩固所学知识，加强综合能力，培养电路设计能力，提高实验技术，启发创新思想。抢答器最多可供4名选手参赛，编号为14号，各队分别用一个按钮（分别为s0s3）控制，并设置一个系统清零和抢答控制开关s，该开关由主持人控制。抢答器具有数据锁存功能,并将锁存数据用led数码管显示出来，直到主持人清零。开关s作为清零及抢答控制开关（由主持人控制），当开关s被按下时抢答电路清零，当开关s松开后则允许抢答。输入抢答信号由抢答按钮开关s0s3实现。有抢答信号输入（开关s0s3中的任意一个开关被按下）时，并显示出相对应的组别号码。此时再按其他任何一个抢答器开关均无效，指示灯依旧“保持”第一个开关按下时所对应的状态不变。2.2 扩展功能介绍抢答器具有定时抢答的功能，抢答的时间由主持人设定。当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示。参加选手在未开始抢答时按下抢答键，则犯规，发出报警声。参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，封锁输入电路，禁止选手超时后抢答，发出短暂的报警声，时间显示器上显示为0。3 硬件实现3.1 总体方案设计模块如图3.1所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”，抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。显 示电 路译码电 路锁存器优先编码电路抢答按 钮主持人控制开关控制电 路图3.13.2 局部设计3.2.1 抢答器电路模块该电路主要完成两个功能：分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；禁止其他选手按键，其按键操作无效。电路选用优先编码器 74ls148 和锁存器 74ls279 来完成。3.2.2 优先编码器 74ls14874ls148为8线3线优先编码器，表4为其真值表，图4.1.1为其管脚图。74ls148优先编码器管脚功能介绍:为16脚的集成芯片，电源是vcc(16) gnd(8),i0i7为输入信号，a2,a1,a0为三位二进制编码输出信号，ie是使能输入端，oe是使能输出端，gs为片优先编码输出端。图4.1.1 表4 74ls148 8线3线二进制编码器真值表74ls148工作原理如下：该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端st，输出使能端eo和优先编码工作状态标志gs。当st=0时，编码器工作；而当st=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当st=0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志gs为0。表明编码器处于工作状态，否则为1。由表4可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，y2y1y0均为111，出现了输入条件不同而输出代码相同的情况，这可由gs的状态加以区别，当gs1时，表示8个输入端均无低电平输入，此时y2y1y0=111为非编码输出；gs0时，y2y1y0=111表示响应输入0端为低电平时的输出代码（编码输出）。ys只有在st为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的st连接，以便组成更多输入端的优先编码器。 从表4不难看出，输入优先级别的次序为7，6，0。输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。例如5为0，且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理。3.2.3 锁存器 74ls279在74ls279中，由于4回路中2回路置位端子为两个，所以使用其一时，整理两个置位输入作为1个使用，或将另一个输入固定为“h”使用。另外，作为稍微变化74ls279 的使用方法，也可将3组作为rs锁存器使用，剩余的rs锁存器作为2输入nand门电路使用，复位输入例如1管脚固定为”l”时其输入为”h”，所以可构成将2管脚和3管脚作为输入，输出为4管脚，此变换如图4.1.2所示。 图4.1.2 抢答器参考电路如图4.1.3所示，其工作过程：开关s置于清除端时，rs触发器的 端均为0，4个触发器输出置0，使74ls148的 0，使之处于工作状态。当开关s置于开始时，抢答器处于等待工作状态，当有选手将键按下时（如按下s3），74ls148的输出 经rs锁存后，1q=1,74ls48处于工作状态，4q3q2q=100,经译码显示为4。此外，1q1，使74ls1481，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74ls148的此时由于仍为q1，74ls1481，所以74ls148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将s开关重新置“清除”然后再进行下一轮抢答。 图4.1.33.2.4 定时电路模块该部分主要由555定时器秒脉冲产生电路、十进制同步加减计数器74ls192减法计数电路、74ls48译码电路和1个7段数码管即相关电路组成。一块74ls192实现减法计数，通过译码电路74ls48显示到数码管上，其时钟信号由时钟产生电路提供。74ls192的预置数控制端实现预置数，由节目主持人根据情况设定时间。共阴极七段数码显示管上，当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时， 输出低电平到时序控制电路，控制74ls48，使0闪烁，同时以后选手抢答无效。3.2.5 计数器74ls19274ls192具有下述功能： （1）异步清零：cr=1，q3q2q1q0=0000 （2）异步置数：cr=0，ld=0，q3q2q1q0=d3d2d1d0（3）保持： cr=0，ld=1，cpu=cpd=1,q3q2q1q0保持原态 （4）加计数：cr=0, ld=1，cpu=cp，cpd=1，q3q2q1q0按加法规律计数 （5）减计数：cr=0, ld=1，cpu=1，cpd= cp，q3q2q1q0按减法规律计数74ls192是双时钟方式的十进制可逆计数器。 cpu为加计数时钟输入端，cpd为减计数时钟输入端。ld为预置输入控制端，异步预置。 cr为复位输入端，高电平有效，异步清除。 co为进位输出：1001状态后负脉冲输出 bo为借位输出：0000状态后负脉冲输出。图4.2.1 3.2.6 译码器74ls4874ls48芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中。74ls48引脚排列示意图（图4.2.2）：图4.2.2 3.2.7 555定时器555定时器的内部电路框图如图4.2.3所示：图4.2.3555 定时器外引脚排图如图4.2.4所示：图4.2.4555定时器的内部包括两个电压比较器，三个等值串联电阻，一个 rs 触发器，一个放电管 t 及功率输出级。它提供两个基准电压vcc /3 和 2vcc /3 。555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 rs 触发器和放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 c1 的反相输入端的电压为 2vcc /3，c2 的同相输入端的电压为vcc /3。若触发输入端 tr 的电压小于vcc /3，则比较器 c2 的输出为 1，可使 rs 触发器置 1，使输出端 out=1。如果阈值输入端 th 的电压大于 2vcc/3，同时 tr 端的电压大于vcc /3，则 c1 的输出为 1，c2 的输出为 0，可将 rs 触发器置 0，使输出为 0 电平。3.2.8 定时电路设定一次抢答的时间，通过定时电路对计数器进行时间预置，定时电路选用十进制同步加减计数器74ls192进行设计，电路如图4.2.5所示.图4.2.5 3.3 控制电路控制电路包括时序控制和报警两个电路。时序控制电路需具有以下几个功能：主持人闭合开关,多路抢答器电路和计时电路进入正常状态；参赛者按键时 ,抢答电路和计时电路停止工作；抢答时间到 ,无人抢答 ,扬声器发声 ,同时抢答电路和计时电路停止工作。根据上面的功能要求，设计的时序控制电路如图 4.3.1所示。图中，门g1 的作用是控制时钟信号cp的放行与禁止，门g2的作用是控制74ls148的输人使能端 。图4.3.1的工作原理是：主持人控制开关从清除位置拨到开始位置时，来自于图4.1.3中的74ls279的输出 1q=0，经g3反相， a1，则时钟信号cp能够加到74ls192的cpd时钟输入端，定时电路进行递减计时。同时，在定时时间未到时，则定时到信号为 1，门g2的输出 =0，使 74ls148处于正常工作状态，从而实现功能1的要求。当选手在定时时间内按动抢答键时，1q1，经 g3反相，a0，封锁 cp信号，定时器处于保持工作状态；同时，门g2的输出 =1，74ls148处于禁止工作状态，从而实现功能2的要求。当定时时间到时，则定时到信号为0，使74ls148处于禁止工作状态，禁止选手进行抢答。同时， 门g1处于关门状态，封锁 cp信号，使定时电路保持00状态不变，从而实现功能3的要求。图4.3.13.4 报警电路由555定时器和三极管构成的报警电路如图4.3.2所示。其中555和r1、r2、c1等组成可控多谐振荡器，其输出信号由3脚输出经三极管推动扬声器。图4.3.24 软件实现4.1 软件的编程代码 s1 bit p1.0 s2 bit p1.1 s3 bit p1.2 s4 bit p1.3 org 0000h ljmp main org 0030hmain: mov p1,#0ffh loop: jb s1,lop acall d1 jb s1,lop ljmp out1lop: jb s2,lop1 acall d1 jb s2,lop1 ajmp out2lop1: jb s3,lop2 acall d1 jb s3,lop2 ajmp out3lop2: jb s4 lop3 acall d1 jb s4,lop3 ajmp out4lop3: ljmp loop out1: clr p1.4 clr p3.3aa: ajmp aaout2: clr p1.5 clr p3.3bb: ajmp bbout3: clr p1.6 clr p3.3cc: ajmp ccout4: clr p1.7 clr p3.3dd: ajmp ddd1: mov r1,#0ffhd2: mov r2,#0ffhd3: djnz r2,d3 djnz r1,d2 ret end5 调试结果在试验箱上按各个单元电路分别组装抢答器、定时译码显示电路、控制电路和报警电路。然后按照以下步骤进行调试：组装调试抢答器电路，并使之能正常工作。组装调试定时电路。输入1hz的时钟信号，观察电路能否进行倒计时，并注意倒计时到零，电路能否输出低电平有效的信号。组装调试报警电路和控制电路，并使之能正常工作。整机联调，注意各单元电路之间的时序配合关系。然后检查电路各部分的功能，使其满足设计要求。6 小结本文以74ls19